本文給出了一種簡單的模型，可用來在 PLL 系統(tǒng)中準確地預測由于充電泵和 / 或運算放大器泄漏電流引起的基準雜散噪聲的大小。知道如何預測這類噪聲有助于在 PLL 系統(tǒng)設計的早期明智地選擇環(huán)路參數。

PLL快速回顧

鎖相環(huán) (PLL) 是一種負反饋系統(tǒng)，將一個相位和頻率隨溫度和時間變化不夠穩(wěn)定之較高頻電路 (通常是一個壓控振蕩器 VCO) 的相位和頻率鎖定到一個比較穩(wěn)定和頻率較低的電路 (通常是一個溫度補償或恒溫晶體振蕩器，即 TCXO 或 OCXO) 上。 作為一個黑盒子，PLL 可以看作是一個頻率倍增器。

當需要高頻本機振蕩 (LO) 源時，會使用 PLL。應用實例有很多，包括無線通信、醫(yī)療設備和儀表。

圖 1 顯示了一個用來產生 LO 信號的 PLL 系統(tǒng)基本構件。該 PLL 集成電路 (IC) 通常包含所有時鐘分頻器 (R 和 N)、相位 / 頻率檢測器 (PFD) 和充電泵 (用兩個電流源 ICP_UP 和 ICP_DN 表示)。

圖 1：PLL 基本構件

VCO 輸出和基準時鐘 (圖中是 OCXO 輸出) 經過各自的整數分頻器 (分別為 N 和 R) 分頻后，相互加以比較。PFD 構件以 fPFD 速率控制充電泵，從或向環(huán)路濾波器吸收或提供電流脈沖，以調節(jié) VCO 微調端口 (V_Tune) 的電壓，直至兩個時鐘分頻器輸出的頻率和相位都相等為止。二者的頻率和相位相等時，就稱為 PLL 鎖定了。LO 頻率與基準頻率 fREF 的關系由以下等式確定：

在圖 1 中，因為反饋分頻器 (N 分頻器) 只能接受整數值，所以該 PLL 稱為整數 N PLL。如果這個分頻器既可以接受整數值又可以接受非整數值，那么該環(huán)路就稱為分數 N PLL。本文僅討論整數 N PLL，分數 N PLL 采用不同的工作機制。

整數 N PLL 的非理想性

PLL IC 會給系統(tǒng)帶來非理想性，主要是相位噪聲和雜散。

相位噪聲

圖 1 所示 PLL 系統(tǒng)用作基準時鐘相位噪聲的低通濾波器和 VCO 相位噪聲的高通濾波器。低通和高通濾波器的截至頻率由該 PLL 的環(huán)路帶寬 (LBW) 決定。理想的情況是 ，LO 相位噪聲跟隨被轉換為 LO 頻率 (即：乘以 N/R) 的基準時鐘之相位噪聲一直到 LBW，并隨后跟隨 VCO 的相位噪聲。PLL IC 所產生的噪聲將使轉換區(qū)中的相位噪聲升高。

圖 2 是 PLLWizardTM 產生的相位噪聲曲線，PLLWizard 是凌力爾特公司免費提供的 PLL 設計和仿真工具。該圖顯示了由基準 (“Ref @ RF”) 和 VCO (“VCO @ RF”) 在輸出端導致的總輸出相位噪聲 (“Total”) 和單獨的噪聲。在紅色橢圓圈標出的區(qū)域，可以非常容易地看到該 IC 的噪聲。

圖 2：紅色橢圓圈標出的區(qū)域是 PLL IC 相位噪聲區(qū)

雜散噪聲

圖 1 所示電源 (V_OCXO、V_CP 和 V_VCO) 上任何不想要的信號都可能轉換成 LO 信號上的雜散噪聲。仔細設計這些電源可極大地降低甚至消除這些雜散。然而，與充電泵有關的雜散噪聲是不可避免的。但是，仔細設計 PLL 系統(tǒng)也可以降低這類噪聲。這類雜散噪聲常稱為基準雜散噪聲，但此處的基準并不意味著基準時鐘頻率，而是指的 fPFD。整數 N PLL 產生的 LO 信號在 fPFD 及其諧波處有雙邊帶雜散噪聲。

圖 3 顯示了 2.1GHz LO 信號的頻譜。fPFD 為 1MHz (N=2100)，基準時鐘頻率為 10MHz (R = 10)。環(huán)路帶寬為 40kHz。值得一提的是，由于采用了凌力爾特公司超低噪聲和雜散的 PLL IC LTC6945，所以這里測得了世界級的雜散噪聲電平。

圖 3：采用凌力爾特公司的 LTC6945 PLL IC 和 RFMD 公司的 UMX-586-D16-G VCO，于 2100MHz LO 信號和 1MHz fPFD 時產生的基準雜散

產生基準雜散的原因

在穩(wěn)態(tài)操作中 PLL 被鎖定，而且從理論上講，在每個 PFD 周期中不再需要占用圖 1 示出的 ICP_UP 和 ICP_DN 電流源。然而，這么做將在環(huán)路響應中產生一個“死區(qū)”，因為在小信號環(huán)路增益 (實際上是一個開環(huán)) 中存在顯著的下降。該死區(qū)通過強制 ICP_UP 和 ICP_DN 在每個 PFD 周期中產生極窄的脈沖來消除。此類脈沖通常被稱為防反沖脈沖。這會在 fPFD 及其諧波處的 VCO 調諧電壓上產生能量分量。因為這些頻率在正確設計的 PLL 環(huán)路帶寬之外，所以負反饋無法抵消這些脈沖。然后，VCO 受到這些能量分量的頻率調制 (FM)，相關的雜散噪聲出現(xiàn)在 fPFD 及其諧波上，所有噪聲都以 LO 為中心。

在防反沖脈沖之間，充電泵電流源關斷 (三態(tài))。當處于三態(tài)時，充電泵有一定的固有泄漏電流。在有源環(huán)路濾波器中會采用一個運算放大器 (如圖 7 所示)，該運算放大器的輸入偏置和失調電流會引入另一個泄漏電流源。這些不想要的電流合起來，無論是提供還是吸收，都會在環(huán)路濾波器兩端引起電壓漂移，從而在 VCO 調諧電壓中引起漂移。負反饋環(huán)路在每個 PFD 周期中從充電泵引入一個單極性電流脈沖，這樣平均調諧電壓就能使 VCO 產生正確頻率，從而可以矯正這種異常情況。這些脈沖在 fPFD 上產生能量，如前所述，這也會引起以 LO 為中心的雜散以及 fPFD 和其諧波的頻率偏移。

在整數 N PLL 中，由于系統(tǒng)頻率步進大小的要求，常常選擇相對較小的fPFD。這意味著，與 PFD 周期相比，防反沖脈沖寬度極小，尤其是采用目前的高速 IC 技術時。因此，大的泄漏電流使得總的充電泵脈沖變成單極性，而且往往是基準雜散噪聲的主要原因。這種現(xiàn)象后面將進行更深入的討論。

基準雜散噪聲對系統(tǒng)性能的影響

在特定通信頻帶中，有多個占用相等帶寬的通道。在所有通道中，兩個相鄰通道中心頻率之間的間隔是相等的，而且以通道間隔表示。由于一些原因，任何兩個相鄰通道信號強度之間常常有較大變化。

在多通道無線通信系統(tǒng)中，一種典型情況是，較強的通道與所需要但較弱的通道相鄰，如圖 4 所示。圖中僅顯示了其中一個所關注的 LO 基準雜散噪聲。

圖 4：由基準雜散噪聲導致的相鄰通道干擾

在整數 N PLL 中，通常選擇等于通道間隔的 fPFD，這意味著基準雜散噪聲的位置與 LO 的距離等于通道間隔。這些雜散噪聲將所有相鄰和附近的通道轉換到中頻 (fIF) 以及 LO 的中心，將所需要的通道混頻到同一頻率上。這些不想要的通道，與想要通道中的信號是不相關的，成為疊加到想要信號上的升高噪聲層，限制了信噪比。

泄漏電流與基準雜散噪聲之間的關系

以數學方法預測 PLL IC的相位噪聲大小相對簡單，可以通過計算準確地確定。然而，基準雜散噪聲大小的預測一直以來都被認為是很復雜的。本節(jié)利用簡單的計算，得出一種準確預測泄漏電流導致的基準雜散噪聲大小的方法。

無源環(huán)路濾波器舉例

一個采用典型無源環(huán)路濾波器的 PLL 系統(tǒng)如圖 5 所示，其中包括以 I_Leakage 表示的電流源，代表充電泵的泄漏電流。假定 PLL 是鎖定的，那么 I_Leakage 在充電泵關斷時，減少了 CP 保持的電量。當充電泵每PFD 周期接通一次時，ICP_UP 通過加上一個短的電流脈沖，補充 CP 損失的電量。反饋強制 V_Tune (V_Tune_Avg) 端的平均電壓恒定，從而保持正確的 LO 頻率。圖 6 以圖形說明了這個過程。

圖 5：采用無源環(huán)路濾波器的 PLL 系統(tǒng)，I_Leakage 代表充電泵泄漏電流

[!--empirenews.page--]

圖 6：CP 通過 I_Leakage 放電，每 PFD 周期再通過 ICP_UP 充電

要推導所得雜散噪聲，需要對環(huán)路穩(wěn)定性的要求有所了解，首先是 LBW 限制。PLL 系統(tǒng)的 LBW 設計為至少比 fPFD 少 10 倍：

這意味著，PFD 周期為：

為了建立具有大量相位裕度的穩(wěn)定環(huán)路，在環(huán)路中插入一個由圖 5 中 RZ 和 CI 組成的零點，位置大約在 1/3 LBW 處。

在最后一個等式中用 TPFD 替代 LBW，產生

這意味著，PFD 周期幾乎是比零點τZ 時間常數短 5 倍。這表明，在一個 TPFD 周期中 CP 兩端產生的紋波大多不會被 CI　看到。閉環(huán)帶寬 LBW 近似等于開環(huán)增益的單位增益交叉點 (unity crossing)。既然該零點位于環(huán)路帶寬之內 (位于開環(huán)增益單位增益交叉點的 1/3 處)，那么 CI 兩端的電壓由負反饋決定，而且在大多數情況下等于 DC 值。

實事求是地講，在圖 6 所示的 PFD 周期中，僅 CP 在放電和充電。

如果用一個恒定電流源 I 給電容器 C 充電和放電，那么經過一段給定的時間ΔT，該電容器兩端的電壓由以下等式給出：

為了在 LO 端保持固定輸出頻率，圖 6 中放電周期發(fā)生的電壓下降等于充電周期的電壓上升。也就是：

其中，TCharge 是充電泵電流在每個 PFD 周期工作的時間。

充電泵電流 I_CP 的大小通常在 mA 范圍，I_Leakage 的大小通常在 nA 范圍，這意味著：

這表明，CP 兩端的紋波電壓可以用鋸齒波表示。

為了研究這種鋸齒波對 LO 信號頻譜的影響，而且既然該波形是一種周期函數，那么該鋸齒波可以用傅立葉級數 (Fourier Series) 分析分解成其頻率分量：

其中：

其中 n = 1，基頻峰值為：

二階諧波峰值為：

等等。

在圖 6 中等于 V_Tune_Avg 的 DC 值按照所要求的 LO 頻率由負反饋設定。然而，AC 組件通過 VCO 的調諧引腳對 VCO 進行頻率調制，調諧靈敏度為 KVCO，結果產生了以 fPFD 為基頻的雙邊帶雜散噪聲。附錄導出了以下等式，稍后會用到這個等式。[!--empirenews.page--]

因為 fPFD 是基頻和最低頻率分量，按照設計，至少比開環(huán)增益的 0dB 交叉點高 10 倍。在這些 AC 分量的負反饋影響是微不足道。

為了算出基頻基準雜散噪聲與載波的功率比，設 fm = fPFD、Em = Vpk-Fund 和

就二階諧波基準雜散噪聲而言，fm = 2 fPFD、Em = Vpk-2ndHar 且

用類似方法可以算出針對較高階諧波的比值。

有源環(huán)路濾波器舉例

圖 7 顯示了一個圍繞運放建立的有源環(huán)路濾波器例子。I_Leakage 表示充電泵和運放的泄露電流之和。既然環(huán)路濾波器具有類似的結構，所以這里運用了與無源濾波器例子中相同的方法。在運放的輸出端增加由 RP2 和 CP2 組成的極點，以將該器件的噪聲貢獻限制在LBW 的 15 或 20 倍以外，這可降低 VCO 調諧節(jié)點處的鋸齒波信號幅度。應該提到的是，CP2 包括 VCO 調諧端口的輸入電容。

圖 7: 采用有源環(huán)路濾波器的 PLL 系統(tǒng)，I_Leakage 代表充電泵和運算放大器的泄漏電流

鋸齒波信號經過低通濾波，低通濾波的等式可以用拉普拉斯變換域 (LaplaceTransforma domain) 的基本分壓等式得出，并可表示為：

其中 f 代表頻率，單位為 Hz。

鋸齒波信號的傅立葉級數分量自然會根據其頻率不同而受到不同的影響。基準雜散噪聲與載波之比變?yōu)椋?/p>

該理論的實驗室驗證

我們在實驗室中再現(xiàn)了圖 5 和圖 7 所示的 PLL 系統(tǒng)。用一個精確的電源儀表在充電泵節(jié)點處引入外部電流，以清除由系統(tǒng)固有泄漏引起的內在基頻基準雜散噪聲。然后，額外給環(huán)路注入特定大小的電流，同時測量基頻基準雜散噪聲的大小。圖 8 比較了對兩種類型的濾波器所測得和所計算的值。在儀器準確度和組件容限范圍內，所測得和所計算的數字是一致的。

圖 8：采用有源和無源環(huán)路濾波器時，所測得和所計算的基頻基準雜散噪聲比較

表 1 給出了用來產生圖 8 測量結果的 PLL 系統(tǒng)之更多細節(jié)。

表 1：用來產生圖 8 比較數據的 PLL 系統(tǒng)之細節(jié)

結果匯總

表 2 匯總了本文得出的等式。

表 2：預測直至三階諧波的基準雜散噪聲的公式

結論

在 RF 系統(tǒng)設計中，整數 N PLL 的工作原理和非理想性是重要課題。基準雜散噪聲可能對系統(tǒng)總體性能造成顯著的負面影響。一種簡單但準確的、預測 PLL 泄漏電流引起的基準雜散噪聲的模型可能成為有用的工具，可以節(jié)省時間，并減少電路板修改次數。運用本文列舉的電路得到的測量值驗證了推導出的模型的準確性。[!--empirenews.page--]

附錄：用窄帶 FM 等式推導出的雜散噪聲與載波之比

考慮以 LO 頻率 fc (單位：Hz) 為中心的 FM 信號。該信號可以表示為：

就本文而言，調制信號是一個音調 —— 鋸齒波傅立葉級數的分量之一，由以下等式給出：

然后，e(t) 可以表示為：

參考書目

1. B. P. Lathi, “Modern Digital and Analog Communication Systems”, Third Edition, Oxford University Press, 1998, ISBN 0195110099

2. F. M. Gardner, “Phaselock Techniques”, Third Edition, John Wiley and Sons, 2005, ISBN 0471430633

3. Linear Technology, LTC6945 Datasheet, 1630 McCarthy Blvd., Milpitas, CA, 95035, www.linear.com.cn

4. R. E. Best, “Phase-Locked Loops, Theory, Design, and Applications”, Second Edition, McGraw-Hill, 1993, ISBN 0079113869

5. W. F. Egan, “Frequency Synthesis by Phase Lock”, Second Edition, John Wiley and Sons, 2000, ISBN 0471321044

6. Z. Tranter, “Principles of Communications, Systems, Modulation, and Noise”, Fourth Edition, John Wiley and Sons, 1995, ISBN 0471124966