布線是PCB設計過程中技巧最細、限定最高的，即使布了十幾年布線的工程師也往往覺得自己不會布線，因為看到了形形色色的問題，知道了這根線布了出去就會導致什么惡果，所以，就變的不知道怎么布了。
Cadence已經有能力通過Allegro工具，解決與小型/輕薄型消費電子產品IC封裝有關的挑戰(zhàn)。Allegro 16.6解決方案支持一種新的數據格式，支持腔體，實現功能改進，比如DRC與3D查看，支持芯片放置在腔體內。全新直觀的鍵合線應用模式可通過專注于特定的焊線工藝提升產能。Cadence Allegro套件可實現高效率的WLCSP流程，可讀寫更簡練的GDSII數據。全新的高級封裝布線器基于Sigrity™技術，可大大加快封裝的底層互聯(lián)實現。最后，封裝評估、模型提取、信號與功率完整性分析，也是基于Sigrity技術，都已經被集成到Allegro 16.6解決方案。這使得IC封裝設計中需要確認及簽署的分析結果更加容易和快捷。
