1、概念：將一個不確定的信號，通過一個電阻與電源VCC相連，固定在高電平;

2、上拉是對器件注入電流;灌電流;

3、當一個接有上拉電阻的IO端口設置為輸入狀態(tài)時，它的常態(tài)為高電平;

上拉就是將不確定的信號通過一個電阻嵌位在高電平，電阻同時起限流作用，

1TTL驅動CMOS時，如果TTL輸出最低高電平低于CMOS最低高電平時，提高輸出高電平值

2 OC門必須加上拉，提高電平值

3 加大輸出的驅動能力(單片機較常用)4 CMOS芯片中(特別是門的芯片)，為防靜電干擾，不用的引腳也不懸空，一般上拉，降低阻抗，提供泄荷通路

5 提高輸出電平，提高芯片輸入信號的噪聲容限，增強抗干擾

6 提高總線抗電磁能力，空腳易受電磁干擾

7 長線傳輸中加上拉，是阻抗匹配抑制反射干擾

上拉是對器件注入電流，下拉是輸出電流，弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分，對于非集電極(或漏極)開路輸出型電路(如普通門電路)提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。上拉電阻： 就是從電源高電平引出的電阻接到輸出 1，如果電平用OC(集電極開路，TTL)或OD(漏極開路，CMOS)輸出，那么不用上拉電阻是不能工作的， 這個很容易理解，管子沒有電源就不能輸出高電平了。 2，如果輸出電流比較大，輸出的電平就會降低(電路中已經有了一個上拉電阻，但是電阻太大，壓降太高)，就可以用上拉電阻提供電流分量， 把電平“拉高”。(就是并一個電阻在IC內部的上拉電阻上， 讓它的壓降小一點)。當然管子按需要該工作在線性范圍的上拉電阻不能太小。當然也會用這個方式來實現門電路電平的匹配。上，就是指高電平;所謂下，是指低電平。上拉，就是通過一個電阻將信號接電源，一般用于時鐘信號數據信號等。下拉，就是通過一個電阻將信號接地，一般用于保護信號。這是根據電路需要設計的，主要目的是為了防止干擾，增加電路的穩(wěn)定性。

1、 概念：將一個不確定的信號，通過一個電阻與地GND相連，固定在低電平;

2、下拉是從器件輸出電流;拉電流;

3、當一個接有下拉電阻的IO端口設置為輸入狀態(tài)時，它的常態(tài)為低電平;

下拉電阻的設定的原則和上拉電阻是一樣的。

下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：

1. 驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計時應注意兩者之間的均衡。

2. 下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。

3. 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。

4. 頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。

OC門輸出高電平時是一個高阻態(tài)，其上拉電流要由上拉電阻來提供，設輸入端每端口不大于100uA，設輸出口驅動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平);2V(高電平門限值)。