Cadence Allegro是目前的主流PCB設計軟件之一,具有功能集成化、功能組件化、電路分析功能強大、支持團隊合作等特點。作為一名PCB工程師/硬件工程師,熟練掌握和運用Allegro是必備的技能。下面就和和大家分享一些關于Allegro軟件的操作技巧,無論是新手還是老司機都應該要知道。
在Allegro視窗 layout時,每執(zhí)行一個指令例:Add connect, Show element等鼠標會跳到option窗口,這樣對layout造成不便。
控制面版>滑鼠之移動選項中,指到預設按鈕(或智慧型移動):取消“在對話方塊將滑鼠指標移到預設按鈕”設置。
①擺放的方法:Edit –> move或mirror或rotate
②關于電容濾波,當有大電容和小電容同時對一點濾波時,應該把從小電容拉出的線接到器件管腳。即靠近管腳的為最小的電容。
③各層顏色設置:top –> 粉色;bottom –> 藍色
Display----Element(右邊Find里面只勾選Cline Segs),然后點擊走線,在彈出的信息里面可以看到 width 信息。
Display----Element(右邊Find里面只勾選Cline),然后點擊走線,在彈出的信息里面可以看到 CLINE length 信息。
(實線和虛線)在setup>user preferences>display中,勾上display_nohilitefont,則以實線顯示,不勾則虛線顯示,實線比較容易看清。
Setup->DesignParameters點擊Display欄,選中右邊的Display planted holes。
選Edit/property,選中背面所有元件(FIND中選component),分配一個auto_rename屬性,然后再rename一次。
在ManuFATuring/no_probe_bottom這層加上一塊SHAPE則可.當用Route/Testprep/create Probe來create這塊區(qū)域的測試點時會失敗,出現(xiàn)的提示為:Pin out of bounds。
在執(zhí)行逐個多選指令像Hilight、其他命令之Temp Group時,按住CRTL鍵可以實現(xiàn)反向選擇的功能,即執(zhí)行Hilight時,按CRTL鍵時為Dehilight, 執(zhí)行其他命令之Temp Group時按CRTL鍵為取消選擇。
Allegro 的shape 默認顯示模式是通過 菜單 “Setup” -> “User Preferences…” ,然后在彈出的 “User Preferences Editor”用戶配置窗口中選擇 “Display” 選項下的 “shape_fill”, 勾選對應的選項即可實現(xiàn) 禁止鋪銅顯示還是顯示鋪銅邊框功能。
封裝修改后,在allegro下palce--update symbols。在package symbol下選擇要更新的封裝。注意勾選update symbol padstacks、Ignore FIXED property。
①約束的設置:setup –> constrains –> set standard values 可以設置線寬,線間距。間距包括:pin to pin、line to pin、line to line等
②主要用spacing rule set 和 physical rule set
Allegro14.2中Allegro Design Expert之Editor. File>Properties選擇Password. 輸入密碼,再鉤選Disable export of design data項,這樣你的Project就不會被人盜用了。
Tools->PadStack->Replace,然后必須選上Single via replace mode,最后選上要想替換的過孔即可;利用copy來快速添加大量過孔即可。
Manufacture -> NC -> Drill Customization->auto generate symbols
Manufacture -> NC -> Drill Legend
Manufacture -> NC ->NC parameters->enhanced excellon format->close
Manufacture -> NC -> NC Drill->auto tool select->optimize drill head travel
(免責聲明:整理本文出于傳播相關技術知識,版權歸原作者所有。)
免責聲明:本文內容由21ic獲得授權后發(fā)布,版權歸原作者所有,本平臺僅提供信息存儲服務。文章僅代表作者個人觀點,不代表本平臺立場,如有問題,請聯(lián)系我們,謝謝!