摘要：恒虛警在著陸雷達(dá)系統(tǒng)中有著重要的作用和地位。恒虛警處理可以避免雜波變化影響檢測(cè)閾值，提高雷達(dá)在各種干擾情況下的檢測(cè)能力。文章首先介紹了恒虛警檢測(cè)的原理，然后對(duì)幾種典型方法進(jìn)行了比較，選定單元平均選大恒虛警檢測(cè)方法進(jìn)行設(shè)計(jì)，并且實(shí)現(xiàn)了基于ADS P-TS201的恒虛警處理，最后通過Visual DSP++進(jìn)行了仿真驗(yàn)證。
關(guān)鍵詞：著陸雷達(dá)；恒虛警；ADSP-TS201；單元平均選大恒虛警

    精密進(jìn)場(chǎng)雷達(dá)以飛機(jī)作為主要探測(cè)目標(biāo)，地物、云雨雪等都被視為雜波干擾，所以在設(shè)計(jì)中總是盡可能地采取措施抑制干擾，提高雷達(dá)發(fā)現(xiàn)目標(biāo)的能力。為了使設(shè)備正常工作，干擾電平允許變化范圍通常比較小。雷達(dá)內(nèi)部的熱噪聲、地物、氣象雜波的干擾電平很大，其變化有時(shí)高達(dá)幾十分貝。為了設(shè)備能穩(wěn)定正常的工作，必須保持虛警概率基本不變，因此，信號(hào)處理分機(jī)增加了恒虛警(CFAR)處理電路。
    近年來，CFAR方法出現(xiàn)了很多，然而，真正應(yīng)用的并不多。通過對(duì)4種具有代表性方法的比較，得到一種可以實(shí)現(xiàn)且檢測(cè)性能較好的恒虛警處理方法。

1 恒虛警檢測(cè)方法
    恒虛警檢測(cè)方法就是采用自適應(yīng)門限代替固定門限，而且此適應(yīng)門限能隨著被檢測(cè)點(diǎn)的背景噪聲、雜波和干擾的大小自適應(yīng)地調(diào)整。如果背景噪聲、雜波和干擾大，自適應(yīng)門限就調(diào)高；如果背景噪聲、雜波和干擾小，自適應(yīng)門限就調(diào)低，以保證虛警概率恒定。所以設(shè)計(jì)雷達(dá)恒虛警檢測(cè)器的關(guān)鍵是獲取這種自適應(yīng)門限的方法。
    常見的恒虛警檢測(cè)器有4種，單元平均恒虛警(CA-CFAR)檢測(cè)器提供了對(duì)非起伏和斯威林起伏目標(biāo)的最優(yōu)或準(zhǔn)最優(yōu)檢測(cè)，但是，在雜波邊緣要引起虛警率的上升，將導(dǎo)致檢測(cè)性能下降，在雜波邊緣的檢測(cè)性能會(huì)明顯變壞。平均選小恒虛警檢測(cè)器(SO-CFAR)是就干擾目標(biāo)提出的，但也僅在大干擾目標(biāo)的情況下有效，而當(dāng)兩個(gè)相差不大的大干擾出現(xiàn)在檢測(cè)單元兩側(cè)時(shí)，性能惡化，所以這種方案的局限性很大。平均選大恒虛警檢測(cè)器(GO-CFAR)可以明顯消除普通單元平均對(duì)數(shù)恒虛警電路在雜波過渡區(qū)內(nèi)存在的虛警增加的現(xiàn)象。單目標(biāo)、均勻雜波背景情況下，GO-CFAR是這幾種方法中最優(yōu)的。

2 恒虛警電路設(shè)計(jì)
    著陸雷達(dá)恒虛警電路采用平均選大恒虛警檢測(cè)方法。恒虛警檢測(cè)器的參考單元N取16，如圖1所示。

    設(shè)計(jì)思路是：將檢測(cè)點(diǎn)的幅度減去噪聲的平均值(由虛警電位器調(diào)整)，再將相鄰七個(gè)距離單元的信號(hào)進(jìn)行相關(guān)運(yùn)算，若超出虛警門限，則作為有用目標(biāo)信號(hào)處理，輸出高電平，打開實(shí)時(shí)信號(hào)選擇支路；若低于虛警門限，則作為虛警信號(hào)處理，輸出低電平，關(guān)閉實(shí)時(shí)信號(hào)選擇支路，阻止視頻信號(hào)輸出。圖中，被測(cè)信號(hào)單元兩側(cè)各空一個(gè)單元，使目標(biāo)信號(hào)本身不參與雜渡均值的估計(jì)，這樣可以避免被測(cè)單元對(duì)雜波強(qiáng)度估計(jì)值的影響。

3 實(shí)現(xiàn)電路
    ADI公司的ADSP TS201處理器片內(nèi)集成大容量存儲(chǔ)器，兼有ASIC和FPGA的信號(hào)處理性能，能夠支持本次設(shè)計(jì)的實(shí)現(xiàn)，其實(shí)現(xiàn)電路組成如圖2所示。

    其中先出寄存器模塊FIFO1存貯前8個(gè)距離單元的回波數(shù)據(jù)，而先進(jìn)先出寄存器模塊FIFO2存貯后8個(gè)距離單元的回波數(shù)據(jù)之和的平均值。輸入數(shù)據(jù)進(jìn)入芯片內(nèi)部，經(jīng)累加電路(采用加新值，減舊值的方案)，前8個(gè)距離單元數(shù)據(jù)之和，在CP4脈沖到來時(shí)打入寄存器Rag1中，同時(shí)后8個(gè)距離單元數(shù)據(jù)之和的平均值也由FIFO2中取出，并存在寄存器Rag2中，二者經(jīng)選大后大者存在寄存器Pag5中，同時(shí)被測(cè)數(shù)據(jù)也存入寄存器Rag4中，二數(shù)據(jù)經(jīng)減法運(yùn)算，其差送出芯片，再經(jīng)反對(duì)數(shù)電路，得到恒虛警輸出。
    8個(gè)距離單元的數(shù)據(jù)累加器，在零距離的前8個(gè)距離單元時(shí)間內(nèi)要完成初始化過程：加新值減去零，這樣經(jīng)過8個(gè)距離單元，累加寄存器內(nèi)將保持著前8個(gè)距離單元的數(shù)據(jù)之和，從第9個(gè)距離單元開始，才進(jìn)行“加新減舊”運(yùn)算，這樣使累加器和寄存器內(nèi)總是保存當(dāng)前最新8個(gè)距離單元的數(shù)據(jù)之和。這樣，只有經(jīng)過19個(gè)距離單元，后8個(gè)距離單元數(shù)據(jù)之和的平均值才有效。故FPGA內(nèi)部需產(chǎn)生兩個(gè)清零信號(hào)：FIFO1輸出寄存器清零信號(hào)為CLR1，F(xiàn)IFO2輸出寄存器清零信號(hào)為CLR2。雷達(dá)的航向天線和下滑天線是以1 Hz的頻率交替工作的。當(dāng)天線轉(zhuǎn)換時(shí)，其存貯器內(nèi)仍保留著另一個(gè)天線掃描時(shí)的數(shù)據(jù)，這些數(shù)據(jù)需要廢棄，而要存貯掃描后的新數(shù)據(jù)，且要不斷地更新。當(dāng)接收到天線轉(zhuǎn)換的信息時(shí)，要產(chǎn)生兩個(gè)清零信號(hào)：CLR1和CLR2，分別對(duì)兩個(gè)存貯器清零。
    估直流電路是在雷達(dá)休止期內(nèi)，取16個(gè)距離單元，電平在恒虛警和非恒虛警兩種工作狀態(tài)時(shí)，直流電平基本不變。

4 仿真驗(yàn)證
    運(yùn)用針對(duì)ADI公司的DSP器件而專門開發(fā)的平臺(tái)一Visual DSP++進(jìn)行編程仿真，驗(yàn)證所設(shè)計(jì)的恒虛警電路功能。輸入一組雷達(dá)原始數(shù)據(jù)，對(duì)其進(jìn)行處理，根據(jù)輸出的波形驗(yàn)證此檢測(cè)器。輸入信號(hào)波形如圖3所示，輸出信號(hào)波形如圖4所示。

    由圖3可知，目標(biāo)信號(hào)湮沒在各種噪聲中，必須經(jīng)過濾波處理才能得到所需信號(hào)波形。將雷達(dá)信號(hào)數(shù)據(jù)輸入仿真系統(tǒng)，從圖4輸出信號(hào)波形上看，波形較為理想，達(dá)到了預(yù)期目標(biāo)。
    通過仿真驗(yàn)證，發(fā)現(xiàn)輸出信號(hào)已經(jīng)將雜波大部分濾除，所得信號(hào)基本與所需目標(biāo)信號(hào)一致，結(jié)果比較理想，說明設(shè)計(jì)比較合理。

5 結(jié)束語
    文中著重介紹了一種著陸雷達(dá)恒虛警處理的實(shí)現(xiàn)方法，并在FPGA上進(jìn)行了電路設(shè)計(jì)，最后通過仿真進(jìn)行了驗(yàn)證，取得了較好的效果。