關(guān)鍵字： 采樣示波器 串?dāng)_分析

隨著通信、視頻、網(wǎng)絡(luò)和計(jì)算機(jī)技術(shù)領(lǐng)域中數(shù)字系統(tǒng)的運(yùn)行速度日益加快，對此類系統(tǒng)中的印刷電路板(PCB)的品質(zhì)要求也越來越高。早期的PCB設(shè)計(jì)在面臨信號頻率日益增高和脈沖上升時(shí)間日益縮短的情況下已無法保證系統(tǒng)性能和工作要求。在目前的PCB設(shè)計(jì)中，我們需要利用傳輸線理論對PCB及其組件(邊緣連接器、微帶線和元器件插座)進(jìn)行建模。只有充分了解PCB上串?dāng)_產(chǎn)生的形式、機(jī)制和后果，并采用相應(yīng)技術(shù)最大程度地加以抑制，才能幫助我們提高包含PCB在內(nèi)的系統(tǒng)的可靠性。本文主要圍繞PCB設(shè)計(jì)展開，但相信文中所討論的內(nèi)容也有助于電纜和連接器的表征等其它應(yīng)用場合使用。
串?dāng)_可能造成的后果

PCB設(shè)計(jì)師之所以關(guān)心串?dāng)_這一現(xiàn)象，是因?yàn)榇當(dāng)_可能造成以下性能方面的問題：

噪聲電平升高

有害尖峰毛刺

數(shù)據(jù)邊沿抖動(dòng)

意外的信號反射

這幾個(gè)問題中哪些會對PCB設(shè)計(jì)有所影響取決于多方面因素，比如板上所用邏輯電路的特性、電路板的設(shè)計(jì)、串?dāng)_的模式(反向還是前向)以及干擾線和被干擾線兩邊的端接情況。下文提供的信息可幫助讀者加深對串?dāng)_的認(rèn)識和研究，從而減小串?dāng)_對設(shè)計(jì)的影響。

研究串?dāng)_的方法

為了盡可能減小PCB設(shè)計(jì)中的串?dāng)_，我們必須在容抗和感抗之間尋找平衡點(diǎn)，力求達(dá)到額定阻抗值，因?yàn)镻CB的可制造性要求傳輸線阻抗得到良好控制。在電路板設(shè)計(jì)完成之后，板上的元件、連接器和端接方式?jīng)Q定了哪種類型的串?dāng)_會對電路性能產(chǎn)生多大的影響。利用時(shí)域測量方法，通過計(jì)算拐點(diǎn)頻率和理解PCB串?dāng)_(Crosstalk-on-PCB)模型，可以幫助設(shè)計(jì)人員設(shè)置串?dāng)_分析的邊界范圍。

時(shí)域測量方法

為了測量與分析串?dāng)_，可采用頻域技術(shù)觀察頻譜中時(shí)鐘的諧波分量與這些諧波頻率上EMI最大值之間的關(guān)系。不過，對數(shù)字信號邊沿(從信號電平的10%上升到90%所用的時(shí)間)進(jìn)行時(shí)域測量也是測量與分析串?dāng)_的一種手段，而且時(shí)域測量還有以下優(yōu)點(diǎn)：數(shù)字信號邊沿的變化速度，或者說上升時(shí)間，直接體現(xiàn)了信號中每個(gè)頻率成分有多高。因此，由信號邊沿定義的信號速度(即上升時(shí)間)也能夠幫助揭示串?dāng)_的機(jī)制。而上升時(shí)間可直接用于計(jì)算拐點(diǎn)頻率。本文將使用上升時(shí)間測量方法對串?dāng)_進(jìn)行闡述和測量。

拐點(diǎn)頻率

為保證一個(gè)數(shù)字系統(tǒng)能可靠工作，設(shè)計(jì)人員必須研究并驗(yàn)證電路設(shè)計(jì)在拐點(diǎn)頻率以下的性能。對數(shù)字信號的頻域分析表明，高于拐點(diǎn)頻率的信號會被衰減，因而不會對串?dāng)_產(chǎn)生實(shí)質(zhì)影響，而低于拐點(diǎn)頻率的信號所包含的能量足以影響電路工作。拐點(diǎn)頻率通過下式計(jì)算：

fknee = 0.5/ trise

PCB串?dāng)_模型

本節(jié)給出的模型為不同形式串?dāng)_的研究提供了一個(gè)平臺，并闡明了兩條微帶線之間的互阻抗是如何在PCB上造成串?dāng)_的。
圖1是一個(gè)概念性的互阻抗模型。

              圖1：PCB上兩根走線之間的互阻抗。

互阻抗沿著兩條走線呈均勻分布。串?dāng)_在數(shù)字門電路向串?dāng)_線打出上升沿時(shí)產(chǎn)生，并沿著走線進(jìn)行傳播：

1．互電容Cm和互電感Lm都會向相鄰的被干擾線上耦合或“串?dāng)_”一個(gè)電壓。

2．串?dāng)_電壓以寬度等于干擾線上脈沖上升時(shí)間的窄脈沖形式出現(xiàn)在被干擾線上。

3．在被干擾線上，串?dāng)_脈沖一分為二，然后開始向兩個(gè)相反的方向傳播。這就將串?dāng)_分成了兩部分：沿原干擾脈沖傳播方向傳播的前向串?dāng)_和沿相反方向向信號源傳播的反向串?dāng)_。

串?dāng)_類型與耦合機(jī)制

根據(jù)前面討論的模型，下面將介紹串?dāng)_的耦合機(jī)制，并討論前向和反向這兩種串?dāng)_類型。

電容耦合機(jī)制

電路中的互電容引起的干擾機(jī)制：

干擾線上的脈沖到達(dá)電容時(shí)，會通過電容向被干擾線上耦合一個(gè)窄脈沖。

該耦合脈沖的幅度由互電容的大小決定。

然后，耦合脈沖一分為二，并開始沿被干擾線向兩個(gè)相反的方向傳播。

電感或變壓器耦合機(jī)制

電路中的互電感會引起如下的干擾：

在干擾線上傳播的脈沖將對呈現(xiàn)電流尖峰的下個(gè)位置進(jìn)行充電。

這種電流尖峰會產(chǎn)生磁場，然后在被干擾線上感應(yīng)出電流尖峰來。

變壓器會在被干擾線上產(chǎn)生兩個(gè)極性相反的電壓尖峰：負(fù)尖峰按前向傳播，正尖峰按反向傳播。

                  圖2：電容耦合式串?dāng)_。

                       圖3：電感耦合式串?dāng)_。

                      圖4：反向串?dāng)_。

                             圖5：前向串?dāng)_。

反向串?dāng)_

上述模型導(dǎo)致的電容和電感耦合串?dāng)_電壓會在被干擾線的串?dāng)_位置產(chǎn)生累加效應(yīng)。所導(dǎo)致的反向串?dāng)_包含以下特性：
反向串?dāng)_是兩個(gè)相同極性脈沖之和。

由于串?dāng)_位置隨干擾脈沖邊沿傳播，反向干擾在被干擾線源端呈現(xiàn)為低電平、寬脈沖信號，并且其寬度與走線長度存在對應(yīng)關(guān)系。

反射串?dāng)_幅度獨(dú)立于干擾線脈沖上升時(shí)間，但取決于互阻抗值。

前向串?dāng)_

需要重申的是，電容和電感耦合式串?dāng)_電壓會在被干擾線的串?dāng)_位置累加。前向串?dāng)_包括以下一些特性：

前向串?dāng)_是兩個(gè)反極脈沖之和。因?yàn)闃O性相反，因此結(jié)果取決于電容和電感的相對值。

前向串?dāng)_在被干擾線的末端呈現(xiàn)為寬度等于干擾脈沖上升時(shí)間的窄尖峰。
 
前向串?dāng)_取決于干擾脈沖的上升時(shí)間。上升沿越快，幅度越高，寬度就越窄。

前向串?dāng)_幅度還取決于線對長度：隨著串?dāng)_位置隨干擾脈沖邊沿的傳播，被干擾線上的前向串?dāng)_脈沖將獲得更多的能量。
串?dāng)_的表征

本節(jié)將通過幾個(gè)單層PCB上的測量實(shí)例來研究串?dāng)_的產(chǎn)生機(jī)制和前面介紹的幾種串?dāng)_類型。

注意：欲熟悉多層PCB及其接地層上的串?dāng)_問題及其后果，請閱讀本文結(jié)尾處的參考資料或其它資源。

儀器和設(shè)置

為了在實(shí)驗(yàn)室中有效地測量串?dāng)_，應(yīng)該使用測量帶寬為20 GHz的寬帶示波器，并通過一個(gè)高品質(zhì)脈沖發(fā)生器輸出一個(gè)上升時(shí)間等于示波器上升時(shí)間的脈沖驅(qū)動(dòng)被測電路。同時(shí)采用高品質(zhì)電纜、端接電阻和適配器連接被測PCB。

泰克8000B系列儀器中安裝有80E04電子采樣模塊，是成功測量串?dāng)_的理想儀器組合。80E04是一款雙通道采樣模塊，包含有一個(gè)TDR階躍電壓產(chǎn)生器，能產(chǎn)生上升時(shí)間為17ps的250mv窄脈沖，并以50歐姆的源阻抗輸出。測試人員只需連接待測PCB即可。

前向串?dāng)_測量

如果只是測量前向串?dāng)_，需將所有走線進(jìn)行端接以消除反射。前向串?dāng)_應(yīng)在良好端接的被干擾線的末端測量。儀器設(shè)置見圖6。

                          圖6：前向串?dāng)_的測量。

如果互電感比互電容耦合的串?dāng)_大，那么在干擾脈沖的上升沿處串?dāng)_脈沖應(yīng)為負(fù)，寬度等于干擾脈沖的上升時(shí)間。圖中儀器顯示的就是一個(gè)幅度為48.45 mV的負(fù)脈沖(C4)。干擾脈沖幅度為250 mV，而串?dāng)_幅度將近50 mV，因此該干擾脈沖的快速邊沿在被干擾線上產(chǎn)生了20%的串?dāng)_。見圖7。

                            圖7：測量得到的前向串?dāng)_。

由于測量時(shí)來自80E04的輸入階躍電壓具有非?？斓倪呇?，因而得到的串?dāng)_過大，并不能代表實(shí)際邏輯電路中的驅(qū)動(dòng)信號。例如，如果驅(qū)動(dòng)信號來自一個(gè)1.5 ns的CMOS門，產(chǎn)生的串?dāng)_脈沖就更寬，幅度也更小。要使測量能夠體現(xiàn)出這種情況，可利用儀器的定義算法(Define Math)功能在信號捕獲之后增加一個(gè)低通濾波器。圖7中的M1波形(白色)給出的就是經(jīng)濾波后的測量結(jié)果。需要注意的是M1在垂直方向比未經(jīng)濾波的波形敏感10倍。

盡管數(shù)學(xué)分析已經(jīng)證明，信號捕獲后進(jìn)行低通濾波這種技術(shù)的效果與對連接到線上的干擾脈沖進(jìn)行物理濾波的效果是相同的，但以下幾步測量卻更有說服力：

測量由兩個(gè)上升沿一快一慢而幅度相同的干擾脈沖導(dǎo)致的串?dāng)_。

然后將上升沿快的干擾脈沖導(dǎo)致的串?dāng)_通過低通濾波變至慢上升沿干擾脈沖的串?dāng)_，最后檢查結(jié)果。

圖8給出了儀器上顯示的測量結(jié)果：

                            圖8：前向串?dāng)_的后濾。

黃色波形(R2)是慢沿干擾脈沖，紅色波形(R3)是由它導(dǎo)致的串?dāng)_。

綠色波形是快沿TDR脈沖(R1)，白色波形(R4)是由它導(dǎo)致的串?dāng)_。

藍(lán)色波形是由白色波形濾波后減緩了脈沖上升沿得到的波形，它代表的就是對串?dāng)_進(jìn)行后濾波的結(jié)果。圖中顯示的紅色和藍(lán)色兩個(gè)串?dāng)_波形是以相同的電壓刻度顯示的。

反向串?dāng)_測量

                             圖9：反向串?dāng)_的測量。

單測反向串?dāng)_時(shí)，需將干擾線與被干擾線均端接一個(gè)50 歐姆的電阻以消除反射。測量應(yīng)在被干擾線的左端進(jìn)行，如圖9所示。反射脈沖的幅度很低，寬度是線長的兩倍，因?yàn)樵谧呔€末端的串?dāng)_必定要傳回走線源端。圖??顯示的是反向串?dāng)_的測量情況，圖中快沿干擾脈沖產(chǎn)生的串?dāng)_約為?? mV，相當(dāng)于干擾脈沖幅度的4%。反向串?dāng)_的幅度與干擾脈沖的上升時(shí)間無關(guān)。圖10中，下面兩個(gè)波形為慢沿脈沖產(chǎn)生的串?dāng)_和快沿脈沖產(chǎn)生的串?dāng)_經(jīng)后濾波得到的波形，它們的幅度都是6.5 mV。走線線長與干擾脈沖上升時(shí)間的差距使得慢沿脈沖產(chǎn)生的反向串?dāng)_幅度較小。

                        圖10：測量得到的反向串?dāng)_。

因?yàn)榇藭r(shí)干擾脈沖的上升時(shí)間要大于走線的線長，故脈沖邊沿沿走線方向回傳到走線源端時(shí)還未到達(dá)幅度頂點(diǎn)。圖11所示為利用一臺200 ps上升時(shí)間發(fā)生器(DG2040)和80E04采樣模塊的17 ps發(fā)生器的輸出作為干擾脈沖時(shí)得到的串?dāng)_測量結(jié)果。圖中顯示的3個(gè)串?dāng)_波形均采用5 mV/div的電壓刻度。

               圖11：反向串?dāng)_與信號上升時(shí)間是相互獨(dú)立的。

其中，白色波形是上升時(shí)間為17 ps的干擾脈沖產(chǎn)生的串?dāng)_經(jīng)波形運(yùn)算功能后濾波(post filtering)到200ps上升時(shí)間的結(jié)果。這些測量都證實(shí)，除非干擾脈沖的上升時(shí)間超過走線長度，否則該上升時(shí)間并不能影響反向串?dāng)_。而如果干擾脈沖的上升時(shí)間超過走線長度，那么產(chǎn)生的反向串?dāng)_幅度較小，因?yàn)樵诖饲闆r下脈沖邊沿走過整條走線都還不能達(dá)到幅度頂點(diǎn)。

電路設(shè)計(jì)對串?dāng)_的影響

雖然通過仔細(xì)的PCB設(shè)計(jì)可以減少串?dāng)_并削弱或消除其影響，但電路板上仍可能有一些串?dāng)_殘留。因此，在進(jìn)行電路設(shè)計(jì)時(shí)，還應(yīng)采用合適的線端負(fù)載，因?yàn)榫€端負(fù)載會影響串?dāng)_的大小和串?dāng)_隨時(shí)間的弱化程度。下面是一個(gè)測量實(shí)例，它揭示了走線末端與邏輯門電路輸出處的線端負(fù)載會怎樣衰減串?dāng)_并減弱形成串?dāng)_的成因。