7.1電源管理概述
處理器廣泛地利用門時(shí)鐘來(lái)禁能那些未用的功能和未用功能塊的輸入，因此只有正在有
效使用中的邏輯才會(huì)消耗動(dòng)態(tài)功率。
ARMv7-M架構(gòu)支持為減少功耗而讓Cortex-M3和系統(tǒng)時(shí)鐘停止運(yùn)行的系統(tǒng)睡眠模式。
詳細(xì)情況在“系統(tǒng)電源管理”一節(jié)中作介紹。
7.2系統(tǒng)電源管理
對(duì)系統(tǒng)控制寄存器進(jìn)行寫(xiě)操作（見(jiàn)“系統(tǒng)控制寄存器”
a.即使沒(méi)有異常被激活也可以執(zhí)行WFI指令。不要使用WFI指令來(lái)探測(cè)異常是否發(fā)生。WFI通常使用
在線程模式下的空閑循環(huán)中。要了解更多有關(guān)WFI、WFE、BASEPRI以及PRIMASK的信息，請(qǐng)參考
“ARMv7-M架構(gòu)參考指南”。
處理器導(dǎo)出以下信號(hào)以指示處理器進(jìn)入睡眠的具體時(shí)間：
SLEEPING該信號(hào)在立即睡眠或“退出時(shí)睡眠”模式下有效，表示處理器時(shí)鐘可以停
止運(yùn)行。在接收到一個(gè)新的中斷后，NVIC會(huì)使該信號(hào)變無(wú)效，使內(nèi)核退出睡眠。有關(guān)
SLEEPING的用法實(shí)例見(jiàn)“SLEEPING”。
SLEEPDEEP當(dāng)系統(tǒng)控制寄存器的SLEEPDEEP位置位時(shí)，該信號(hào)在立即睡眠或“退
出時(shí)睡眠”模式下有效。該信號(hào)被傳送給時(shí)鐘管理器，并可以用來(lái)門控處理器和包含鎖相環(huán)
（PLL）的系統(tǒng)元件以節(jié)省功耗。在接收到新的中斷時(shí)，嵌套向量中斷控制器（NVIC）將
SLEEPDEEP信號(hào)變無(wú)效，并在時(shí)鐘管理器顯示時(shí)鐘穩(wěn)定時(shí)讓內(nèi)核退出睡眠。有關(guān)
SLEEPDEEP的用法實(shí)例見(jiàn)“SLEEPDEEP”。
7.2.1 SLEEPING
圖7-1給出了如何在低功耗狀態(tài)利用SLEEPING來(lái)門控處理器的HCLK時(shí)鐘以減少功
耗的實(shí)例。如有必要，還可以使用SLEEPING來(lái)門控其他系統(tǒng)元件。
為了探測(cè)中斷，處理器必須一直接收自由振蕩的FCLK。FCLK用于對(duì)以下元件計(jì)時(shí)：
B)探測(cè)中斷的NVIC中的少量邏輯電路
B)DWT和ITM模塊。這些模塊被使能相應(yīng)功能后可以在睡眠期間產(chǎn)生跟蹤包。如果
“調(diào)試異常與監(jiān)控寄存器”的TRCENA位使能，那些模塊的功耗將會(huì)降低。見(jiàn)“調(diào)
試異常與監(jiān)控寄存器”。
在SLEEPING信號(hào)有效期間可以降低FCLK頻率。
7.2.2 SLEEPDEEP
圖7-2給出了如何在低功耗狀態(tài)利用SLEEPDEEP來(lái)停止時(shí)鐘控制器以進(jìn)一步減少功耗
的實(shí)例。退出低功耗狀態(tài)時(shí)，LOCK信號(hào)指示PLL穩(wěn)定，并且此時(shí)使能Cortex-M3時(shí)鐘是
安全的，這可以保證處理器不會(huì)重啟直至?xí)r鐘穩(wěn)定。
為了檢測(cè)中斷，處理器在低功耗狀態(tài)下必須接收自由振蕩的FCLK。在SLEEPDEEP有效期
間可以降低FCLK頻率。
《STM32中文參考手冊(cè)_V10.pdf》
4.1電源
STM32的工作電壓(VDD)為2.0～3.6V。通過(guò)內(nèi)置的電壓調(diào)節(jié)器提供所需的1.8V電源。 當(dāng)主電源VDD掉電后，通過(guò)VBAT腳為實(shí)時(shí)時(shí)鐘(RTC)和備份寄存器提供電源。
4.1.2電池備份區(qū)域使用電池或其他電源連接到VBAT腳上，當(dāng)VDD斷電時(shí)，可以保存?zhèn)浞菁拇嫫鞯膬?nèi)容和維持RTC的功能。VBAT腳也為RTC、LSE振蕩器和PC13至PC15供電，這保證當(dāng)主要電源被切斷時(shí)RTC能繼續(xù)工作。切換到VBAT供電由復(fù)位模塊中的掉電復(fù)位功能控制。 如果應(yīng)用中沒(méi)有使用外部電池，VBAT必須連接到VDD引腳上。
如果在應(yīng)用中沒(méi)有外部電池，建議VBAT在外部通過(guò)一個(gè)100nF的陶瓷電容與VDD相連
4.1.3電壓調(diào)節(jié)器
復(fù)位后調(diào)節(jié)器總是使能的。根據(jù)應(yīng)用方式它以3種不同的模式工作。 ● 運(yùn)轉(zhuǎn)模式：調(diào)節(jié)器以正常功耗模式提供1.8V電源(內(nèi)核，內(nèi)存和外設(shè))。
● 停止模式：調(diào)節(jié)器以低功耗模式提供1.8V電源，以保存寄存器和SRAM的內(nèi)容。
● 待機(jī)模式：調(diào)節(jié)器停止供電。除了備用電路和備份域外，寄存器和SRAM的內(nèi)容全部丟失。
4.3低功耗模式
在系統(tǒng)或電源復(fù)位以后，微控制器處于運(yùn)行狀態(tài)。當(dāng)CPU不需繼續(xù)運(yùn)行時(shí)，可以利用多種低功耗模式來(lái)節(jié)省功耗，例如等待某個(gè)外部事件時(shí)。用戶需要根據(jù)最低電源消耗、最快速啟動(dòng)時(shí)間和可用的喚醒源等條件，選定一個(gè)最佳的低功耗模式。STM32F10xxx有三種低功耗模式：
● 睡眠模式(Cortex?-M3內(nèi)核停止，所有外設(shè)包括Cortex-M3核心的外設(shè)，如NVIC、系統(tǒng)時(shí)鐘(SysTick)等仍在運(yùn)行)
●停止模式(所有的時(shí)鐘都已停止)
● 待機(jī)模式(1.8V電源關(guān)閉)
此外，在運(yùn)行模式下，可以通過(guò)以下方式中的一種降低功耗：
● 降低系統(tǒng)時(shí)鐘
●關(guān)閉APB和AHB總線上未被使用的外設(shè)時(shí)鐘。
4.3.1降低系統(tǒng)時(shí)鐘
在運(yùn)行模式下，通過(guò)對(duì)預(yù)分頻寄存器進(jìn)行編程，可以降低任意一個(gè)系統(tǒng)時(shí)鐘(SYSCLK、HCLK、PCLK1、PCLK2)的速度。進(jìn)入睡眠模式前，也可以利用預(yù)分頻器來(lái)降低外設(shè)的時(shí)鐘。詳見(jiàn)第6.3.2節(jié)：時(shí)鐘配置寄存器(RCC_CFGR)。
4.3.2外部時(shí)鐘的控制
在運(yùn)行模式下，任何時(shí)候都可以通過(guò)停止為外設(shè)和內(nèi)存提供時(shí)鐘(HCLK和PCLKx)來(lái)減少功耗。 為了在睡眠模式下更多地減少功耗，可在執(zhí)行WFI或WFE指令前關(guān)閉所有外設(shè)的時(shí)鐘。 通過(guò)設(shè)置AHB外設(shè)時(shí)鐘使能寄存器(RCC_AHBENR)、APB2外設(shè)時(shí)鐘使能寄存器(RCC_APB2ENR)和APB1外設(shè)時(shí)鐘使能寄存器(RCC_APB1ENR)來(lái)開(kāi)關(guān)各個(gè)外設(shè)模塊的時(shí)鐘。
4.3.4停止模式
停止模式是在Cortex?-M3的深睡眠模式基礎(chǔ)上結(jié)合了外設(shè)的時(shí)鐘控制機(jī)制，在停止模式下電壓調(diào)節(jié)器可運(yùn)行在正常或低功耗模式。此時(shí)在1.8V供電區(qū)域的的所有時(shí)鐘都被停止，PLL、HSI和HSE RC振蕩器的功能被禁止，SRAM和寄存器內(nèi)容被保留下來(lái)。在停止模式下，所有的I/O引腳都保持它們?cè)谶\(yùn)行模式時(shí)的狀態(tài)。進(jìn)入停止模式關(guān)于如何進(jìn)入停止模式，詳見(jiàn)表11。在停止模式下，通過(guò)設(shè)置電源控制寄存器(PWR_CR)的LPDS位使內(nèi)部調(diào)節(jié)器進(jìn)入低功耗模式，能夠降低更多的功耗。 如果正在進(jìn)行閃存編程，直到對(duì)內(nèi)存訪問(wèn)完成，系統(tǒng)才進(jìn)入停止模式。 如果正在進(jìn)行對(duì)APB的訪問(wèn)，直到對(duì)APB訪問(wèn)完成，系統(tǒng)才進(jìn)入停止模式。 可以通過(guò)對(duì)獨(dú)立的控制位進(jìn)行編程，可選擇以下功能：
●獨(dú)立看門狗(IWDG)：可通過(guò)寫(xiě)入看門狗的鍵寄存器或硬件選擇來(lái)啟動(dòng)IWDG。一旦啟動(dòng)了獨(dú)立看門狗，除了系統(tǒng)復(fù)位，它不能再被停止。詳見(jiàn)17.3節(jié)。
●實(shí)時(shí)時(shí)鐘(RTC)：通過(guò)備份域控制寄存器(RCC_BDCR)的RTCEN位來(lái)設(shè)置。
●內(nèi)部RC振蕩器(LSI RC)：通過(guò)控制/狀態(tài)寄存器(RCC_CSR)的LSION位來(lái)設(shè)置。
●外部32.768kHz振蕩器(LSE)：通過(guò)備份域控制寄存器(RCC_BDCR)的LSEON位設(shè)置。
在停止模式下，如果在進(jìn)入該模式前ADC和DAC沒(méi)有被關(guān)閉，那么這些外設(shè)仍然消耗電流。通過(guò)設(shè)置寄存器ADC_CR2的ADON位和寄存器DAC_CR的ENx位為0可關(guān)閉這2個(gè)外設(shè)。退出停止模式關(guān)于如何退出停止模式，詳見(jiàn)下表。當(dāng)一個(gè)中斷或喚醒事件導(dǎo)致退出停止模式時(shí)，HSI RC振蕩器被選為系統(tǒng)時(shí)鐘。當(dāng)電壓調(diào)節(jié)器處于低功耗模式下，當(dāng)系統(tǒng)從停止模式退出時(shí)，將會(huì)有一段額外的啟動(dòng)延時(shí)。如果在停止模式期間保持內(nèi)部調(diào)節(jié)器開(kāi)啟，則退出啟動(dòng)時(shí)間會(huì)縮短，但相應(yīng)的功耗會(huì)增加。
其中對(duì)PWR_CR的PDDS和LPDS的配置:
//進(jìn)入停止模式
{
//的LPDS并清除PWR_CR的PDDS
u32 tmpreg tmpreg = PWR->CR;
tmpreg &= ~(1<<1); //清除PWR_CR的PDDS
tmpreg "=(1<<0); //設(shè)置PWR_CR的LPDS
PWR->CR = tmpreg;
SCB->SCR|=1<<2; //使能SLEEPDEEP位(SYS->CTRL)
WFI_SET(); //執(zhí)行WFI指令
}
其中THUMB指令不支持匯編內(nèi)聯(lián)，采用如下方法實(shí)現(xiàn)執(zhí)行匯編指令WFI
__asm void __inline WFI_SET(void)
{
WFI;
}
4.3.5待機(jī)模式
待機(jī)模式可實(shí)現(xiàn)系統(tǒng)的最低功耗。該模式是在Cortex-M3深睡眠模式時(shí)關(guān)閉電壓調(diào)節(jié)器。整個(gè)1.8V供電區(qū)域被斷電。PLL、HSI和HSE振蕩器也被斷電。SRAM和寄存器內(nèi)容丟失。只有備份的寄存器和待機(jī)電路維持供電(見(jiàn)圖4)。
進(jìn)入待機(jī)模式
關(guān)于如何進(jìn)入待機(jī)模式，詳見(jiàn)表12。 可以通過(guò)設(shè)置獨(dú)立的控制位，選擇以下待機(jī)模式的功能：
● 獨(dú)立看門狗(IWDG)：可通過(guò)寫(xiě)入看門狗的鍵寄存器或硬件選擇來(lái)啟動(dòng)IWDG。一旦啟動(dòng)了獨(dú)立看門狗，除了系統(tǒng)復(fù)位，它不能再被停止。詳見(jiàn)17.3節(jié)。
● 實(shí)時(shí)時(shí)鐘(RTC)：通過(guò)備用區(qū)域控制寄存器(RCC_BDCR)的RTCEN位來(lái)設(shè)置。
● 內(nèi)部RC振蕩器(LSI RC)：通過(guò)控制/狀態(tài)寄存器(RCC_CSR)的LSION位來(lái)設(shè)置。
● 外部32.768kHz振蕩器(LSE)：通過(guò)備用區(qū)域控制寄存器(RCC_BDCR)的LSEON位設(shè)置。 退出待機(jī)模式
當(dāng)一個(gè)外部復(fù)位(NRST引腳)、IWDG復(fù)位、WKUP引腳上的上升沿或RTC鬧鐘事件的上升沿發(fā)生時(shí)(見(jiàn)圖154：簡(jiǎn)化的RTC框圖)，微控制器從待機(jī)模式退出。從待機(jī)喚醒后，除了電源控制/狀態(tài)寄存器(PWR_CSR)(見(jiàn)第4.4.2節(jié))，所有寄存器被復(fù)位。 從待機(jī)模式喚醒后的代碼執(zhí)行等同于復(fù)位后的執(zhí)行(采
下載文檔
