轉(zhuǎn)自臺灣digitimes的消息，DDR4以前瞻性的高傳輸速率、低功耗與更大記憶容量，在2014年下半將導(dǎo)入英特爾工作站/伺服器以及高端桌上型電腦平臺，并與LP-DDR3存儲器將同時存在一段時間;至于NAND Flash快閃存儲器也跨入1x納米制程，MLC將以iSLC/eSLC自砍容量一半的方式，提升可抹寫次數(shù)(Program Erase;P/E)來搶占極端要求耐受度的軍方與工控市場，而C/P值高的TLC從隨身碟、記憶卡的應(yīng)用導(dǎo)向低端SSD…

DDR4伺服器先行 2016超越DDR3成為主流

處理器(CPU)、繪圖芯片(GPU)運(yùn)算效能隨摩爾定律而飛快進(jìn)展，加上云端運(yùn)算、網(wǎng)際網(wǎng)路行動化浪潮下，持續(xù)驅(qū)動動態(tài)存儲器(Dynamic RAM;DRAM)的規(guī)格進(jìn)化。從非同步的DIP、EDO DRAM，到邁向同步時脈操作的SDRAM開始，以及訊號上下緣觸發(fā)的DDR/DDR2/DDR3/DDR4存儲器，甚至導(dǎo)入20納米與新型態(tài)的Wide I/O介面以降低訊號腳位數(shù)與整體功耗。

處理器速度與云端運(yùn)算持續(xù)驅(qū)動動態(tài)存儲器規(guī)格的演變，從DIP、EDO、SDRAM到DDR/DDR2/DDR3/DDR4。Samsung/Micron/Intel

DDR4存儲器將于2014H2優(yōu)先導(dǎo)入工作站/伺服器以及高端桌機(jī)平臺。Intel

DDR4較以往不同的是改采VDDQ的終端電阻設(shè)計，目前計劃中的傳輸速率進(jìn)展到3,200Mbps，比目前最高速的DDR3-2133傳輸速率快了50%，將來不排除直達(dá)4,266Mbps;Bank數(shù)也大幅增加到16個(x4/x8)或8個(x16/32)，這使得采x8設(shè)計的單一DDR4存儲器模組，容量就可達(dá)到16GB容量。

而DDR4運(yùn)作電壓僅1.2V，比DDR3的1.5V低了至少20%，也比DDR3L的1.35V還低，更比目前x86 Ultrabook/Tablet使用的低功耗LP-DDR3的1.25V還要低，再加上DDR4首次支援深度省電技術(shù)(Deep Power Down)，進(jìn)入休眠模式時無須更新存儲器，或僅直接更新DIMM上的單一存儲器顆粒，減少35%~50%的待機(jī)功耗。

將來邁入20納米制程時，會導(dǎo)入3D立體堆疊加矽鉆孔(3D Stacks+TSV)封裝技術(shù)，以及針對繪圖芯片、移動設(shè)備提出低腳位數(shù)的Wide I/O，來提升DRAM存儲器單位容量與頻寬。

英特爾將分別把DDR4規(guī)格導(dǎo)入伺服器/工作站平臺，以及最高端桌上型電腦平臺(High-End DeskTop;HEDT)。前者是伺服器處理器XEON E5-2600處理器(代號Haswell-EP)，搭配的DDR4存儲器為2,133Mbps(DDR4-2133);后者則是預(yù)定第三季推出的8核心Intel Core i7 Extreme Edition處理器，同樣搭配DDR4-2133存儲器，以及支援14組USB 3.0、10組SATA6Gbps的X99芯片組，成為2014第4季至2015年上半年英特爾最強(qiáng)悍的桌上型電腦平臺組合。

而超微(AMD)下一代APU(代號Carrizo)已延遲至2015年登場，但其存儲器支援性仍停留在DDR3。至于移動設(shè)備部份，安謀(ARM)針對伺服器市場打造的64位元Cortex-A57處理器核心，已預(yù)留對DDR4存儲器支援，而第三方IP供應(yīng)商也提供了相關(guān)的DDR4 PHY IP。

三星于2013年底宣布量產(chǎn)20納米制程的4GB存儲器顆粒，將32GB的存儲器推向伺服器市場;2014年1月推出移動設(shè)備用的低功耗DDR4(LP-DDR4)。SK海力士在2014年4月宣布借助矽鉆孔(TSV)技術(shù)，開發(fā)出單一DDR4芯片外觀、容量達(dá)128GB。市場預(yù)料DDR4將與DDR3(DDR3L、LP-DDR3)等共存一段時間，預(yù)計到2016年才會超越DDR3而成為市場主流。

業(yè)界也正觀察，在一些非揮發(fā)性存儲器如相變存儲器(Phase-Change Memory;PCM)、磁阻存儲器(Magneto Resistive Memory;M-RAM)、電阻存儲器(Resistive Memory;RRAM)等技術(shù)已蓄勢待發(fā)、即將邁向商業(yè)量產(chǎn)門檻之際，DDR4將可能是末代的DDR存儲器，屆時電腦與軟體結(jié)構(gòu)將會出現(xiàn)極為劇烈的變動。

NAND Flash逼近制程物理極限 以3D提升容量密度

以浮閘式(Floating Gate)半導(dǎo)體電路所設(shè)計的NAND Flash非揮發(fā)性存儲器，隨著Flash制程技術(shù)不斷進(jìn)化、單位容量成本不斷下降的情況下，已經(jīng)在智慧手機(jī)、嵌入式裝置與工控應(yīng)用上大量普及。

Micron自家市場統(tǒng)計預(yù)測指出，從2012到2016年總體NAND Flash容量應(yīng)用的年復(fù)合成長率可達(dá)51%。2013年，美光(Micron)與SK Hynix兩家晶圓廠，先后發(fā)表16nm制程的NAND Flash存儲器技術(shù)，而東芝(Toshiba)則在2014年直接跨入15nm制程，并推出相關(guān)NAND Flash存儲器芯片產(chǎn)品。

NAND Flash傳輸速率，從2010年ONFI 2.0的133MB/s，eMMC v4.41的104MB/s;到2011年ONFI v2.2/Toggle 1.0規(guī)格，傳輸速率提升到200MB/s，eMMC v4.5拉高到200MB/s，UFS 1.0傳輸速率為2.9Gbps;2012年ONFI v3.0/Toggle v1.5提升到400MB/s，UFS v2.0傳輸速率倍增為5.8Gbps;預(yù)估到2015年，ONFI v4.x/Toggle v2.xx規(guī)格定義的傳輸速率增到800MB/s、1.6GB/s。

隨著NAND Flash制程進(jìn)步與線路寬度與間距的微縮，連帶影響到抹寫次數(shù)(P/E Cycles)的縮減。SLC存儲器從3x納米制程的100,000次P/E Cycles、4個ECC bit到2x納米制程降為60,000 P/E、ECC 24bit。MLC從早期5x納米制程10,000 P/E、ECC 8bit，到2x/2y納米制程時已降為3,000 P/E、24~40個ECC bit。

有廠商提出，eSLC、iSLC的存儲器解決方案，以運(yùn)用既有的低成本的MLC存儲器，在單一細(xì)胞電路單元使用SLC讀寫技術(shù)(只儲存單一位元的電荷值)，抹寫耐用度提升到30,000次P/E，成本雖比MLC高，但性價比遠(yuǎn)優(yōu)于SLC，可應(yīng)用在IPC/Kiosk/POS系統(tǒng)、嵌入式系統(tǒng)、伺服器主機(jī)板以及薄型終端機(jī)等。

隨著采用傳統(tǒng)2D平面制程技術(shù)的NAND Flash即將瀕臨極限，NAND Flash大廠紛紛開始采用3D堆疊制程技術(shù)來增加密度。旺宏(Macronix)在2006年提出Multi TFT(Thin Film Transistor)的堆疊NAND設(shè)計概念，同年Samsung也發(fā)表Stacked NAND堆疊式快閃存儲器，2007年東芝發(fā)表BiCS，2009年東芝發(fā)表P-BiCS、三星發(fā)表TCAT、VG-NAND與VSAT，2010年旺宏發(fā)表VG TFT，2011發(fā)表PNVG TFT，同年Hynix也發(fā)表Hybrid 3D技術(shù)。2010年VLSI研討會，旺宏公布以75納米制程，TFT BE-SONOS制程技術(shù)裝置的VG(垂直閘) 3D NAND技術(shù)。預(yù)計2012年進(jìn)入55nm制程，2013年進(jìn)入36nm制程，2015年進(jìn)入2xnm制程，制程進(jìn)度落后其他大廠甚多。

三星(Samsung)同樣于2006年發(fā)表Stacked NAND，2009年進(jìn)一步發(fā)表垂直通道TCAT與水平通道的VG-NAND、VSAT。2013年8月，三星發(fā)布首款名為V-NAND的3D NAND Flash芯片，采用基于3D CTF(Charge Trap Flash)技術(shù)和垂直堆疊單元結(jié)構(gòu)，單一芯片可以集結(jié)、堆疊出128 Gb的容量，比目前20nm平面NAND Flash多兩倍，可靠性、寫入速度也比20nm制程N(yùn)AND Flash還高。三星目前在3D-NAND Flash應(yīng)用進(jìn)度領(lǐng)先其他業(yè)者，V-NAND制造基地將以韓國廠與新設(shè)立的大陸西安廠為主。其V-NAND目標(biāo)直接揮軍伺服器等級固態(tài)硬碟，從2013年第四季開始，陸續(xù)送樣給伺服器業(yè)者或是資料中心制造商進(jìn)行測試。

東芝(Toshiba)以2009年開發(fā)的BiCS—3D NAND Flash技術(shù)，從2014年第二季起開始小量試產(chǎn)，目標(biāo)在2015年前順利銜接現(xiàn)有1y、1z納米技術(shù)的Flash產(chǎn)品。為了后續(xù)3D NAND Flash的量產(chǎn)鋪路，東芝與新帝(SanDisk)合資的日本三重縣四日市晶圓廠，第二期工程擴(kuò)建計劃預(yù)計2014年Q3完工，Q3順利進(jìn)入規(guī)?；a(chǎn)。而SK海力士與美光(Micron)、英特爾(Intel)陣營，也明確宣告各自3D NAND Flash的藍(lán)圖將接棒16納米，計劃于2014年Q2送樣測試，最快于年底量產(chǎn)。

由于3D NAND Flash存儲器的制造步驟、工序以及生產(chǎn)良率的提升，要比以往2D平面NAND Flash需要更長時間，且在應(yīng)用端與主芯片及系統(tǒng)整合的驗(yàn)證流程上也相當(dāng)耗時，故初期3D NAND Flash芯片將以少量、限量生產(chǎn)為主，對整個移動設(shè)備與儲存市場上的替代效應(yīng)，在明年底以前應(yīng)該還看不到。

移動設(shè)備的快閃存儲器容量、速率進(jìn)展

移動設(shè)備所需要的GB儲存容量，據(jù)估計每部手機(jī)搭配的NAND Flash容量，將從2012年5.5GB增加到2015年的25.1GB;每部平板電腦搭配NAND Flash容量，從28.7GB增加到2015年的96.1GB。

eMMC(embedded MultiMedia Card)是JEDEC協(xié)會所推出泛用的儲存媒體規(guī)范，其藉由將MMC Controller跟NAND Flash封裝成一顆芯片的方式，移動設(shè)備無須顧慮著NAND Flash制程與規(guī)格的改變，與新世代NAND Flash搭配的快閃存儲器控制芯片與韌體的搭配，進(jìn)而簡化體積與電路設(shè)計。2013年全球有4.5億部移動設(shè)備均使用eMMC。

而Universal Flash Storage(UFS)將以往eMMC安全、低功耗、小尺寸封裝的應(yīng)用，融合目前SSD所使用到的高速串列介面技術(shù)，目前UFS 1.1規(guī)格傳輸速率達(dá)到3Gbps，未來UFS 2.0將可進(jìn)一步達(dá)到6Gbps。因UFS跟既有的eMMC介面迥然不同也無法相容，相關(guān)產(chǎn)業(yè)供應(yīng)鏈尚未齊全，整個產(chǎn)業(yè)生態(tài)尚未建立，UFS產(chǎn)品預(yù)估2014年才有小量產(chǎn)品出現(xiàn)在市面上，且因成本因素會瞄準(zhǔn)在高端市場，UFS與eMMC兩者屆時會并存在市場上一陣子。