直接數(shù)字頻率合成（DDS）技術(shù)是美國學(xué)者J.Tierncy，C.M.Rader和B.Gold在1971年首次提出的。這是一種全數(shù)字技術(shù)，該技術(shù)從相位概念出發(fā)直接合成所需要的波形。同傳統(tǒng)的頻率合成技術(shù)相比，DDS技術(shù)具有很多優(yōu)點：頻率切換時間短、頻率分辨率高、相位變化連續(xù)、容易實現(xiàn)對輸出信號的多種調(diào)制等［5］。但是由于當(dāng)時的技術(shù)以及器件水平的限制，它的性能指標(biāo)還無法與已有的技術(shù)相比，因此該技術(shù)當(dāng)時并沒有引起足夠的重視。最近幾年來，隨著技術(shù)和器件水平的提高，國外一些公司先后推出各種各樣的DDS專用芯片,如 Qualcomm公司的Q2230、Q2334, AD公司的AD9955、AD9850等［3］。這些產(chǎn)品的問世，為電路設(shè)計者提供了良機，滿足了工程實際的需要。然而，商用DDS專用電路芯片也有它的的局限性，并不能滿足所有要求。例如，在實現(xiàn)線性調(diào)頻（LFM）等復(fù)雜的調(diào)制功能時，利用現(xiàn)有的商用芯片就會遇到一些困難［8］。由于近幾年來可編程器件CPLD 、現(xiàn)場可編程門陣列FPGA技術(shù)的迅速發(fā)展和廣泛應(yīng)用，使用可編程器件實現(xiàn)DDS技術(shù)也越來越受到人們的關(guān)注。

1  DDS工作原理

DDS工作原理框圖如圖1所示，其實質(zhì)是以參考頻率源（系統(tǒng)時鐘）對相位進行等可控間隔的采樣。由圖1可見，DDS包括由相位累加器和ROM查詢表構(gòu)成的數(shù)控振蕩源（NCO）、DAC以及低通濾波器（LPF）3部分。在每一個時鐘周期，N位相位累加器與其反饋值進行累加，其結(jié)果的高M?位作為ROM查詢表的地址，然后從ROM中讀出相應(yīng)的幅度值送到DAC。低通濾波器LPF用于濾除DAC輸出中的高次諧波。因此通過改變頻率控制字K就可以改變輸出頻率fout。容易得到輸出頻率fout與頻率控制字K的關(guān)系為：fout=Kfc/2N，其中fc為相位累加器的時鐘頻率，N為相位累加器的位數(shù)。定義當(dāng)K=1為系統(tǒng)頻率分辨率，即。

?

2  系統(tǒng)的總體設(shè)計

系統(tǒng)的原理框圖如圖2所示，本系統(tǒng)主要由單片機部分、DDS主通道部分、鍵盤及顯示部分以及輸出信號調(diào)理等部分組成。

單片機芯片采用的是比較常見的AT80C31芯片。同時片外還各擴展了1片程序存儲器2764與數(shù)據(jù)存儲器6264，分別用來存放運行中所需的程序與隨機數(shù)據(jù)。

DDS主通道部分是我們設(shè)計的關(guān)鍵所在，該部分主要由相位累加模塊、地址總線控制模塊、數(shù)據(jù)總線控制模塊與波形數(shù)據(jù)存儲器EPROM、SRAM等組成。其中相位累加模塊、地址總線控制模塊和數(shù)據(jù)總線控制模塊都是在CPLD上實現(xiàn)，采用的芯片是ALTERA公司的FLEX10K系列器件。我們將所需要合成的波形采樣數(shù)據(jù)固化在EPROM 2764中，但是我們知道EPROM的讀周期比較長，很難滿足系統(tǒng)的訪問時間要求。因此設(shè)計中又使用了1片HSRAM，在DDS系統(tǒng)合成波形的過程中，代替ROM進行波形數(shù)據(jù)的快速查詢。

鍵盤和顯示部分是系統(tǒng)和用戶進行交互的重要手段。這一部分的邏輯功能，也是在CPLD上實現(xiàn)的。

?

輸出信號調(diào)理部分是把從HSRAM中讀出的波形的數(shù)字幅度值首先轉(zhuǎn)換成模擬信號，然后再進行放大、濾波處理后輸出。這一部份包括D/A轉(zhuǎn)換器、幅度放大器和濾波器。DAC器件采用AD公司的12位AD9713B，該器件特點是具有較高的更新速率（100 MSPS）和較低的功耗（725 mW）［1］,因此特別適合于DDS信號合成。幅度調(diào)節(jié)電路使用的是雙極性放大器AD708、AD9617和AD9713所組成的電路。

3  系統(tǒng)總體工作狀態(tài)說明

前面已經(jīng)提到過，由于EPROM的讀取時間比較長，很難滿足系統(tǒng)對時間的要求，因此在系統(tǒng)中又增加了1片高速SRAM，作為波形數(shù)據(jù)緩存器。這樣，系統(tǒng)就有兩個工作狀態(tài)：首先，系統(tǒng)開始工作時，需要將波形數(shù)據(jù)從EPROM調(diào)到HSRAM中，即波形數(shù)據(jù)的加載狀態(tài)；數(shù)據(jù)加載完畢后，按照DDS合成原理進行信號合成，即信號的合成狀態(tài)。系統(tǒng)設(shè)計中使用單片機的P1口控制這兩種工作狀態(tài)之間的切換。

3.1  波形數(shù)據(jù)的加載

單片機系統(tǒng)上電自檢完畢后，開始進行波形數(shù)據(jù)加載過程。此時，地址總線控制模塊和數(shù)據(jù)總線控制模塊，將總線的控制權(quán)交給單片機系統(tǒng)。在該過程中，EPROM處于讀狀態(tài)，而SRAM為寫狀態(tài)。8031 按照EPROM、SRAM的時序要求，將8 k的波形數(shù)據(jù)從EPROM加載到HSRAM中。該過程大概需要幾毫秒時間。

由此我們知道,用這種方法不僅能夠合成標(biāo)準(zhǔn)波形（如：正弦波、方波、三角波等），而且還可以合成各種非標(biāo)準(zhǔn)波形。對此我們只要通過數(shù)據(jù)采集器或PC機獲得8 K的波形數(shù)據(jù)，然后存入到EPROM中，就可以按所需要的頻率輸出相應(yīng)波形。

3.2  波形合成電路的設(shè)計

當(dāng)波形數(shù)據(jù)加載完畢后，系統(tǒng)就可以進行信號合成。單片機將接收到的頻率值轉(zhuǎn)換成頻率控制字，送到相位累加器。相位累加器在每一個時鐘周期進行相位累加，然后將每次的累加和作為地址去尋址SRAM，讀出與該地址所對應(yīng)的波形幅度值，然后送到D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬信號，最后經(jīng)幅度放大、濾波輸出。

3.2.1  頻率值的接收與顯示

鍵盤、顯示部分用來實現(xiàn)用戶與單片機的交互。系統(tǒng)采用中斷查詢的方式接收通過鍵盤輸入的頻率值。該頻率值一方面送到數(shù)碼顯示接口進行顯示，另一方面轉(zhuǎn)化成頻率控制字送往相位累加模塊。鍵盤顯示接口部分如圖3所示，圖中虛線框內(nèi)部分均由CPLD實現(xiàn)。

3.2.2  數(shù)控振蕩源（NCO）設(shè)計實現(xiàn)

這一部分是DDS信號合成中的關(guān)鍵部分，由DDS系統(tǒng)原理框圖（圖2）可知，這一部分主要是由相位累加器、地址總線控制器、數(shù)據(jù)總線控制器與SRAM組成。其中，除了SRAM外，其余3個模塊都是在CPLD上實現(xiàn)。

相位累加器是整個DDS系統(tǒng)運轉(zhuǎn)的關(guān)鍵，它設(shè)計的好壞直接影響到整個系統(tǒng)的功能和如圖4所示，它實質(zhì)上是1個帶反饋的32位加法器，性能。把輸出數(shù)據(jù)作為另一路輸入數(shù)據(jù)和從微處理器送來的頻率控制字進行連續(xù)相加，產(chǎn)生有規(guī)律的32位相位地址碼。設(shè)計中采用流水線技術(shù)實現(xiàn)32位加法器，通過在組合邏輯之間插入觸發(fā)器，降低了寄存器之間的傳輸延時，從而保證系統(tǒng)能夠在較高的時鐘速度下運行。?

地址總線控制模塊和數(shù)據(jù)總線控制模塊是根據(jù)系統(tǒng)工作狀態(tài)的不同，對系統(tǒng)的地址總線、數(shù)據(jù)總線以及控制線進行切換，這一部分的設(shè)計比較容易實現(xiàn)，這里就不再贅述。

3.2.3  輸出信號調(diào)理部分

這一部分是由D/A轉(zhuǎn)換器、幅度放大器和濾波器構(gòu)成，其電路如圖5所示。

?

DA器件選用的是AD公司的高速芯片9713B，該芯片的輸入是12位的。幅度調(diào)節(jié)電路是由放大器組成。這是1個電流反饋的高速放大電路。它把DA輸出的電流轉(zhuǎn)換成電壓，通過反饋電阻RFB的電流決定9617輸出的幅度。RL和RFF起分流作用，限制用于I/V轉(zhuǎn)換的電流，同時在9617內(nèi)部提供一個輸出電壓幅度。流過R2的電流給9617 輸出端提供一個直流偏置，調(diào)節(jié)R1的阻值可以調(diào)整偏置電流的大小。整個放大電路最大的幅度是±4.096 V。模擬輸出的最后部分是濾波電路，濾波器的選擇主要取決與系統(tǒng)所要輸出的波形。譬如我們在用DDS技術(shù)合成正弦信號時，可以選用橢圓濾波器濾波。

4  結(jié)語

與傳統(tǒng)的頻率合成方法相比，DDS合成方法具有頻率切換快、頻率分辨率高、相位變化連續(xù)等一系列突出優(yōu)點。使用單片機靈活的控制能力以及良好的人機對話功能與CPLD的高性能、高集成度相結(jié)合，能夠突破傳統(tǒng)設(shè)計中的許多設(shè)計瓶頸，使系統(tǒng)性能大幅度提高；同時，用這種方法實現(xiàn)的DDS電路具有很大靈活性，它可以根據(jù)用戶的需要設(shè)計，滿足用戶的特殊要求。因此，該系統(tǒng)具有很好的開發(fā)、應(yīng)用前景。

同時，我們也應(yīng)該注意到由于DDS數(shù)字化實現(xiàn)的固有特點，像相位累加器的相位舍位、波形幅度量化和DAC器件非理想特性，使得輸出信號頻譜雜散較大。當(dāng)合成信號的輸出頻率比較高時，表現(xiàn)得尤為突出，從而限制了輸出信號的頻率范圍。對此，我們一方面在設(shè)計過程中應(yīng)盡量減小能夠引起雜散的各種因素，另外更重要的是采取一些便于CPLD實現(xiàn)而同時能夠有效降低輸出雜散的技術(shù)，如對DDS相位累加器的改進［2］、ROM數(shù)據(jù)壓縮［3］、使用抖動注入技術(shù)［4］等。從而使開發(fā)出的DDS系統(tǒng)性能更加優(yōu)良。

參考文獻(xiàn)
1 ANALOG DEVICES，12_bit,100MSPS D/A.CONVERTERS
2 H.T.Nicholas,III H.Samulei. An analysis of the output spectrum of Direct Digital Frequency Sythesizers in the presence of phase-accumulator truncation, IEEE Proc.41st AFCS,1987?495~502
3 Nicholas H T, III H .Samulei, Kim B. The opt?imization of direct digita frequency synthesizer performance in the presence of finite word lengtheffects, IEEE Proc?42th AFCS,1988?357~363
4 Vankka J.Spur reduction techniques in sine out?put directdigital synthesis,IEEE Proc.50th. AFCS,1996?951~959
5 張厥盛，曹麗娜.鎖相與頻率合成技術(shù).西安：電子科技大學(xué)出版社，1995
6 周國富.利用FPGA實現(xiàn)DDS專用集成電路.電子技術(shù)應(yīng)用，1998(2)：49～51