信號(hào)完整性是指信號(hào)在傳輸路徑上的質(zhì)量，傳輸路徑可以是普通的金屬線，可以是光學(xué)器件，也可以是其他媒質(zhì)。信號(hào)具有良好的信號(hào)完整性是指當(dāng)在需要的時(shí)候，具有所必需達(dá)到的電壓電平數(shù)值。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是系統(tǒng)設(shè)計(jì)中多種因素共同引起的。

信號(hào)完整性(英語(yǔ)：Signal integrity, SI)是對(duì)于電子信號(hào)質(zhì)量的一系列度量標(biāo)準(zhǔn)。在數(shù)字電路中，一串二進(jìn)制的信號(hào)流是通過(guò)電壓(或電流)的波形來(lái)表示。然而，自然界的信號(hào)實(shí)際上都是模擬的，而非數(shù)字的，所有的信號(hào)都受噪音、扭曲和損失影響。在短距離、低比特率的情況里，一個(gè)簡(jiǎn)單的導(dǎo)體可以忠實(shí)地傳輸信號(hào)。而長(zhǎng)距離、高比特率的信號(hào)如果通過(guò)幾種不同的導(dǎo)體，多種效應(yīng)可以降低信號(hào)的可信度，這樣系統(tǒng)或設(shè)備不能正常工作。信號(hào)完整性工程是分析和緩解上述負(fù)面效應(yīng)的一項(xiàng)任務(wù)，在所有水平的電子封裝和組裝，例如集成電路的內(nèi)部連接、集成電路封裝、印制電路板等工藝過(guò)程中，都是一項(xiàng)十分重要的活動(dòng)。

一般討論的信號(hào)完整性基本上以研究數(shù)字電路為基礎(chǔ)，研究數(shù)字電路的模擬特性。主要包含兩個(gè)方面：信號(hào)的幅度(電壓)和信號(hào)時(shí)序。與信號(hào)完整性噪聲問(wèn)題有關(guān)的四類噪聲源：1、單一網(wǎng)絡(luò)的信號(hào)質(zhì)量2、多網(wǎng)絡(luò)間的串?dāng)_3、電源與地分配中的軌道塌陷4、來(lái)自整個(gè)系統(tǒng)的電磁干擾和輻射當(dāng)電路中信號(hào)能以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接收芯片管腳時(shí)，該電路就有很好的信號(hào)完整性。當(dāng)信號(hào)不能正常響應(yīng)或者信號(hào)質(zhì)量不能使系統(tǒng)長(zhǎng)期穩(wěn)定工作時(shí)，就出現(xiàn)了信號(hào)完整性問(wèn)題。信號(hào)完整性主要表現(xiàn)在延遲、反射、串?dāng)_、時(shí)序、振蕩等幾個(gè)方面。一般認(rèn)為，當(dāng)系統(tǒng)工作在50MHz時(shí)，就會(huì)產(chǎn)生信號(hào)完整性問(wèn)題，而隨著系統(tǒng)和器件頻率的不斷攀升，信號(hào)完整性的問(wèn)題也就愈發(fā)突出。元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號(hào)的布線等這些問(wèn)題都會(huì)引起信號(hào)完整性問(wèn)題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，甚至完全不能正常工作。信號(hào)完整性和低功耗在蜂窩電話設(shè)計(jì)中是特別關(guān)鍵的考慮因素，EP諧波吸收裝置有助三階諧波頻率輕易通過(guò)，并將失真和抖動(dòng)減小至幾乎檢測(cè)不到的水平。隨著集成電路輸出開(kāi)關(guān)速度提高以及PCB板密度增加，信號(hào)完整性已經(jīng)成為高速數(shù)字PCB設(shè)計(jì)必須關(guān)心的問(wèn)題之一。元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號(hào)的布線等因素，都會(huì)引起信號(hào)完整性問(wèn)題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，甚至完全不工作。 如何在PCB板的設(shè)計(jì)過(guò)程中充分考慮到信號(hào)完整性的因素，并采取有效的控制措施，已經(jīng)成為當(dāng)今PCB設(shè)計(jì)業(yè)界中的一個(gè)熱門課題。

信號(hào)完整性(Signal Integrity：簡(jiǎn)稱SI)，指信號(hào)線上的信號(hào)質(zhì)量，是信號(hào)在電路中能以正確時(shí)序和電壓做出響應(yīng)的能力。

當(dāng)電路中信號(hào)能以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接收端時(shí)，該電路就有很好的信號(hào)完整性。信號(hào)完整性問(wèn)題包括誤觸發(fā)、阻尼振蕩、過(guò)沖、欠沖等，會(huì)造成時(shí)鐘間歇振蕩和數(shù)據(jù)出錯(cuò)。

設(shè)計(jì)環(huán)節(jié)中，信號(hào)完整性是必不可少的考慮因素，當(dāng)然，在信號(hào)測(cè)試和調(diào)試環(huán)節(jié)，我們也應(yīng)對(duì)信號(hào)完整性問(wèn)題引起重視，否則會(huì)引起測(cè)量結(jié)果誤差，影響工程師判斷，調(diào)試和改進(jìn)電路的方向。

在基礎(chǔ)的電子信號(hào)測(cè)量中，我們通常會(huì)選用示波器來(lái)對(duì)信號(hào)進(jìn)行測(cè)量。因此，如何選擇一款有利于信號(hào)完整性測(cè)量的示波器尤為重要。

廣義上講，信號(hào)完整性(Signal Integrity，SI)包括由于互連、電源、器件等引起的所有信號(hào)質(zhì)量及延時(shí)等問(wèn)題。數(shù)字信號(hào)在傳輸?shù)倪^(guò)程中，由于阻抗匹配、串?dāng)_等原因?qū)е滦盘?hào)變差。

數(shù)字信號(hào)完整性就是研究信號(hào)在傳輸過(guò)程中的保真度問(wèn)題。

1、線電阻的電壓降的影響——地電平(0電平)直流引起的低電平提高

圖中虛線為提高的情況。提高幅度與IC的功耗大小、IC密度、饋電方式、地線電阻(R) 、饋電的地線總電流有關(guān)。 ΔV地= ΔI× ΔR

2、 信號(hào)線電阻的電壓降的影響

a) IC輸出管腳經(jīng)過(guò)印制導(dǎo)線或電纜到另一IC的輸入腳，輸出低電平電流在印制導(dǎo)線或電纜電阻上引起一個(gè)低電平的抬高，其值為ΔVOL=IOL×R 。 見(jiàn)圖中的上面一條虛線。

顯而易見(jiàn)，低電平的抬高與印制導(dǎo)線電阻值及輸出低電平電流有關(guān)，如下圖所示： B點(diǎn)的低電平比A點(diǎn)的低電平高

注意:當(dāng)IC輸出腳為低電平時(shí)，如果此器件不是驅(qū)動(dòng)器， 而是一般器件，則由于輸出低電平電流太大， 遠(yuǎn)大于器件手冊(cè)給出的值，輸出三極管將退出飽和區(qū)，進(jìn)入工作區(qū)，使輸出低電平抬高很多。如下圖中上面一條虛線所示:

決定因素：端接方式

端接電阻大小

輸出管飽和深度

輸出管β值

b) IC輸出管腳經(jīng)過(guò)印制導(dǎo)線或電纜到另一個(gè)IC的輸入腳，輸出高電平電流在印制導(dǎo)線或電纜電阻上引起一個(gè)高電平的降低，其值為ΔVOH=IOH× R，見(jiàn)下圖中高電平上的下面虛線：

IOH由下列因素決定：端接方式、端接電平、端接電阻大小

R由下列因素決定：線寬、線厚、線長(zhǎng)

顯而易見(jiàn)，高電平的降低與印制導(dǎo)線或電纜電阻值及輸出高電平電流有關(guān)，如下圖所示：

B點(diǎn)的高電平比A點(diǎn)的高電平要低

注意: IC輸出腳為高電平時(shí)， 如果此器件不是驅(qū)動(dòng)器，而是一般器件， 則由于輸出高電平電流太大，遠(yuǎn)大于器件手冊(cè)給出的值時(shí)，輸出管也會(huì)退出飽和區(qū)，進(jìn)入工作區(qū)，使輸出高電平降低很多。如下圖中下面一條虛線所示：

3、電源線電阻的電壓降的影響

IC的電源電壓(如+3.3V)，如果系統(tǒng)中存在差值，當(dāng)小于+3.3V時(shí)， 輸出高電平將產(chǎn)生一個(gè)下降值， 如上圖中高電平上的虛線所示:

由于系統(tǒng)電源有集中電源和分散的電源模塊之分，此差值不同，由于IC功耗的大小、IC密度、饋電方式、電源線的饋電電阻值以及電源電流值，引起一個(gè) ΔVCC (ΔVCC =ΔI×ΔR)

以上原因，使TTL信號(hào)波形變得離理想波形很遠(yuǎn)了。 低電平大為提高了，高電平也大為降低了。 對(duì)這些值若不嚴(yán)加控制， 對(duì)系統(tǒng)工作的穩(wěn)定可靠工作是不利的。此外，結(jié)溫差，即不同功耗的器件的P-N結(jié)的溫度不同，還會(huì)影響高低電平及門檻電平的變化也會(huì)影響系統(tǒng)工作。

除上面所說(shuō)的直流成分之外，更為重要的是系統(tǒng)是以極高頻率在工作，也就是說(shuō)， 系統(tǒng)內(nèi)的器件、導(dǎo)線有各種頻率的， 各種轉(zhuǎn)換速率的信號(hào)在動(dòng)作、傳遞。 首先是相互之間的信號(hào)電磁藕合 (串?dāng)_) 和信號(hào)在不同特性阻抗傳輸路徑上的反射， 以及電源， 地電平由于IC高頻轉(zhuǎn)換引起電流尖峰電平，使TTL信號(hào)波形變得更壞。

4、轉(zhuǎn)換噪聲

由于系統(tǒng)工作時(shí)， 器件以高頻轉(zhuǎn)換， 造成供電系統(tǒng)上有高頻率變化的電流尖峰，而供電的電源線路和地線路都可看成是很小的電阻、電感、電容元件。電流尖峰值太大， 在它們上面會(huì)產(chǎn)生較大的交流尖峰電壓，其電源上的尖峰電壓基本上會(huì)串?dāng)_到高電平上，而地電平上的尖峰電壓會(huì)串?dāng)_到低電平上，如下圖所示：IC內(nèi)部同樣存在這種尖峰電壓。

5、串?dāng)_噪聲

由于系統(tǒng)組裝越來(lái)越密， 印制導(dǎo)線之間的距離越來(lái)越近，鄰近導(dǎo)線上有高速轉(zhuǎn)換的電平信號(hào)。 如正跳變信號(hào)跳變的時(shí)間tr和負(fù)跳變的時(shí)間tf都很小，使得導(dǎo)線上已有信號(hào)上疊加一個(gè)較大的電磁藕合信號(hào)(串?dāng)_信號(hào))。如下圖中較大的尖峰信號(hào)。這些信號(hào)還包括插頭座上的信號(hào)針之間的串?dāng)_信號(hào)以及電纜中信號(hào)之間的串?dāng)_。

決定因素：tr與tf值、線寬、線間距、(基材)介質(zhì)的厚度、介質(zhì)的介電常數(shù)、平行線長(zhǎng)、重疊線長(zhǎng)、插頭座信號(hào)針地針比、電纜信號(hào)線地線比。

6、 反射噪聲

如果IC之間的互連線比較長(zhǎng) (復(fù)雜系統(tǒng)往往是這樣) ，線的特性阻抗又不均勻，或者終端沒(méi)有匹配，會(huì)引起反射，如果始端也不匹配， 則會(huì)來(lái)回 反射而造成振鈴。 如下圖所示：

決定因素：特性阻抗、匹配方式、失配大小

終端反射系數(shù)、始端反射系數(shù)、線長(zhǎng)

7、邊沿畸變

如果信號(hào)頻率升高到一定程度，也就是器件工作頻率達(dá)到一定的高度極限，而且印制導(dǎo)線又較長(zhǎng)或者負(fù)載電容較大時(shí)， tr ≥tw上升時(shí)間等于或大于脈沖寬度，信號(hào)畸變到?jīng)]有高低電平平頂或者遠(yuǎn)離平頂。如下圖所示(實(shí)線)：

舉例“仿真或示波器實(shí)測(cè)”均可驗(yàn)證。

決定因素：線寬、線長(zhǎng)、基材介質(zhì)厚度、介質(zhì)介電常數(shù)、負(fù)載數(shù)、工作頻率(脈寬)、tr數(shù)字信號(hào)的變化。討論了上面七條，可見(jiàn)其畸變不容忽視。如果任其自流，不嚴(yán)加限制，造出來(lái)的系統(tǒng)不可能穩(wěn)定、可靠的工作。