【vivado學習五】時序分析

典型的時序模型由發(fā)起寄存器、組合邏輯和捕獲寄存器3部分組成，如圖1所示形成了三條時鐘路徑：原時鐘路徑（Source Clock path）、數(shù)據(jù)時鐘路徑（Data path）、目的時鐘路徑（Destination Clock path）。

圖1 時序模型1

1 建立時間（setup）和保持時間（hold）

如圖1所示，時鐘上升邊沿（Capture Edge 、Next Launch Edge）會將數(shù)據(jù)保存下來，但是必須要滿足一定的條件：

A,建立時間Tsu：在時鐘有效沿之前，數(shù)據(jù)必須保持穩(wěn)定的最小時間；

B,保持時間Th：在時鐘有效沿之后，數(shù)據(jù)必須保持穩(wěn)定的最小時間；

這就相當于一個窗口時間，在有效邊沿的窗口時間內(nèi)，數(shù)據(jù)必須保持穩(wěn)定；這里的時鐘信號時序和數(shù)據(jù)信號時序，都是寄存器實際感受到的時序。

2 發(fā)起沿和捕獲沿

如圖1所示，發(fā)起沿和捕獲沿通常相差一個時鐘周期同時捕獲沿也是下一個發(fā)起沿。

發(fā)起沿（LaunchEdge）：數(shù)據(jù)被launch的時鐘邊沿；也就是說，每一個啟動沿，一般都會產(chǎn)生一個新的數(shù)據(jù)！

捕獲沿（CaptureEdge）：數(shù)據(jù)被latch的時鐘邊沿；也就是說，每一個鎖存沿，都會有一個新的數(shù)據(jù)被保存！

3 時序模型2

如圖2所示：

Clk--時鐘源

Rega--發(fā)起寄存器

Regb--捕獲寄存器

Tclka--原時鐘延時

Tclkb--目的時鐘延時

Tco--發(fā)起沿有效到數(shù)據(jù)出現(xiàn)在發(fā)起寄存器Q端口所需時間

Tdata--數(shù)據(jù)延時（組合邏輯和走線延時）

Tsu--捕獲寄存器建立時間

Th--捕獲寄存器保持時間

圖2 時序模型2

4 數(shù)據(jù)到達時間（Data Arrival Time）

圖3 數(shù)據(jù)到達時間

數(shù)據(jù)到達時間（Data Arrival Time）=Launch Edge +Tclka+Tco+Tdata

已發(fā)起沿為時間參考點，LaunchEdge 通常為0。

5 數(shù)據(jù)建立需求時間（setup）

數(shù)據(jù)建立需求時間（DataRequired Time(setup)） = Tclkb-Tsu-Clock Uncertainty

表明數(shù)據(jù)必須提前Tsu穩(wěn)定存在于捕獲寄存器的輸入端口。

6 數(shù)據(jù)保持需求時間(hold)

數(shù)據(jù)保持需求時間（DataRequired Time(hold)）=Tclkb +Th-Clock Uncertainty

表明數(shù)據(jù)必須在時鐘捕獲沿（regb/clk）之后穩(wěn)定存在一段時間Th。

7 建立時間裕量（Setup Slack）

建立時間裕量（SetupSlack）= Data Required Time(setup)-Data Arrival Time(setup)

如果SetupSlack為正，則說明數(shù)據(jù)在規(guī)定的時間內(nèi)達到了目標。反之，則認為數(shù)據(jù)并沒有在規(guī)定的時間達到目標，此時REG2鎖存的數(shù)據(jù)很有可能存在亞穩(wěn)態(tài)。

8 保持時間裕量(Hold Slack)

保持時間裕量（holdSlack）=DataRequired Time(hold)-Data Arrival Time(hold)

如果為正，則認為數(shù)據(jù)在被鎖存的時候有足夠多的穩(wěn)定時間，是有效的。反之則認為數(shù)據(jù)有誤或者數(shù)據(jù)可能存在亞穩(wěn)態(tài)。