在數(shù)字電子和邏輯電路的廣闊世界中，異或門是信息處理中起著至關(guān)重要作用的基本組成部分。XOR是Exclusive OR的縮寫。是一種邏輯運(yùn)算，當(dāng)高輸入的個(gè)數(shù)為奇數(shù)時(shí)輸出為高，當(dāng)?shù)洼斎氲膫€(gè)數(shù)為偶數(shù)時(shí)輸出為低。這種獨(dú)特的特性使異或門成為各種應(yīng)用的重要組成部分，從簡(jiǎn)單的二進(jìn)制算法到復(fù)雜的數(shù)據(jù)加密算法。

在本文中，我們將探討異或門的內(nèi)部工作原理，包括其真值表、邏輯符號(hào)表示、電路圖和使用晶體管的實(shí)際構(gòu)造。

以前，我們已經(jīng)構(gòu)建了許多電子電路來(lái)執(zhí)行邏輯門，如異或門，非門，非門，和門，或門，異或門。

什么是異或邏輯門?

異或門也稱為異或門。電子異或門執(zhí)行數(shù)字邏輯異或功能。該函數(shù)通常與標(biāo)準(zhǔn)OR函數(shù)相似，但有一個(gè)關(guān)鍵區(qū)別。對(duì)于OR和XOR，當(dāng)任意一個(gè)輸入為高時(shí)輸出為高，當(dāng)任意一個(gè)輸入為低時(shí)輸出為低。

但是，當(dāng)兩個(gè)輸入都設(shè)為高電平時(shí)，標(biāo)準(zhǔn)或或電路將產(chǎn)生高輸出信號(hào)，而異或電路將產(chǎn)生低輸出信號(hào)。這種基本行為背后的原因是它被稱為異或門。在最簡(jiǎn)單的異或門設(shè)計(jì)中，只需要5個(gè)晶體管。

異或門符號(hào)

異或門真值表

這個(gè)門的布爾表達(dá)式是

輸出

上面的真值表清楚地表明，當(dāng)異或門的兩個(gè)輸入端相對(duì)于對(duì)方處于不同的邏輯電平時(shí)，其輸出才會(huì)變?yōu)椤案唠娖健?。如果這兩個(gè)輸入，A和B都在邏輯電平“1”或都在邏輯電平“0”，則輸出為“0”。

異或門邏輯圖

從上面的邏輯圖中可以看出，出或門是由或門、非與門和與門三種不同類型的邏輯門組合而成，以產(chǎn)生期望的結(jié)果。

構(gòu)建異或門所需的組件

因此，只需幾個(gè)元件，我們就可以構(gòu)建一個(gè)異或門電路。

?2N2222 (NPN)晶體管x5

?10kΩ電阻x3

?220Ω電阻x3

?按鈕x2

?案板x1

?9V電池x1

?led和連接線

使用晶體管的異或門電路圖

下面的電路圖說(shuō)明了使用5個(gè)NPN晶體管的異或門。這里，I1和I2表示兩個(gè)輸入，O1表示輸出。

圖為一個(gè)使用5個(gè)晶體管的簡(jiǎn)單異或門電路。在布局中，輸入A和B都連接到9V電源。不同顏色的連接線有助于看到連接。如果電線的放置有任何不明確的地方，可以參考電路圖。

柵極設(shè)計(jì)為左邊兩個(gè)晶體管的非與門，中間兩個(gè)晶體管的開關(guān)，最后兩個(gè)晶體管的或門。

在檢查照片中所示的配置后，很明顯，由極右電阻產(chǎn)生的電流無(wú)法到達(dá)地面，導(dǎo)致LED保持關(guān)閉。這背后的原因在于，所有的電流產(chǎn)生的第一個(gè)電阻器在左邊是指向第一個(gè)地。因此，由于進(jìn)入第三晶體管基極的電壓不足，開關(guān)保持在關(guān)斷位置。

在一個(gè)輸入被激活的情況下，電流獲得從極右晶體管流向第二地的能力。最后，當(dāng)兩個(gè)輸入都失活時(shí)，由于電流未能進(jìn)入OR柵極晶體管的基極，輸出仍然關(guān)閉。這種配置可以防止電流從極右電阻流向第二地。

應(yīng)用程序

從密碼學(xué)的深度到錯(cuò)誤檢測(cè)的領(lǐng)域，異或門被證明是一個(gè)不可或缺的盟友。它具有執(zhí)行位操作的能力，支持二進(jìn)制加減，確保數(shù)據(jù)完整性，甚至生成奇偶校驗(yàn)。這種門的多功能性和優(yōu)雅性已經(jīng)鞏固了它在無(wú)數(shù)數(shù)字系統(tǒng)中的作用，為塑造我們現(xiàn)代世界的技術(shù)進(jìn)步鋪平了道路。

本文編譯自circuitdigest