直流耦合LVDS驅動程序

對于從LVDS驅動程序到LVDS接收機的直流耦合,只需將LVDS輸出連接到LVDS輸入( 圖7 )如果接收器沒有內部終止,則終止與外部的100分微分接近接收器輸入。

圖7 LVDS接收器(a)沒有內部終止和(b)有內部終止。

電路進入 圖8 在從LVDS驅動器到LVPEL接收器的直流耦合中,可以很好地工作,盡管共同模式電壓、LVDS的1.2V和VC-1.3V的VVPEL之間存在差異,這是由于LVPEL輸入的廣泛的共同模式范圍和LVDS(400MV)的相對較小的擺動,這不會導致LVPEL輸入階段電流源的飽和。

圖8 直流耦合LVDS驅動程序到LVPEL接收機。

直流電偶LVDS到LVPEL的另一個解決方案是使用電阻網絡將直流電平從LVDS的共模電壓(1.2V)轉移到LVPEL的共模電壓(VCC-1.3V)。這一點可以通過 圖9 .

圖9 電平換檔將LVDS耦合到LVPEL。

電阻值可根據下列電路約束所決定的下列公式計算.

點A的共同電壓:

(R1/(R2+R3)) Vcc = 1.2 (1)

點B的LVPEL共模電壓:

((R1+R2)/(R1+R2+R3)) Vcc = Vcc-1.3 (2)

阻礙匹配:

(R0/2) // (R1 // (R2+ R3) = 50 (3)

Considering Vcc = 3.3 V and solving (1) and (2) leads to R2 = 0.615 R3 and R1 = 0.571 (R2+R3).

For R2=200 ?, R3=325 ? (324 ? normalized), and R1 = 299 ? (301 ? normalized).

Equation (3) leads to R0 = 136 ? (137 ? normalized).

選擇高價值的電阻具有低功耗的優(yōu)點,而低價值的電阻則使電路在較高頻率上表現得更好。

最后,由于LVDS和CML共模電壓之間的間隙很大,直流電偶LVDS驅動器與CML接收器之間的間隙并不實際。

直流耦合LVPEL驅動程序

對于直流耦合,LVPEL驅動器與LVPEL接收機,適當的偏頻和阻抗匹配條件使我們可以計算出 圖10 .

圖10 將LVPEL驅動器與LVPEL接收器耦合,在此情況下,可以用方程(4)至(6)計算出適當的偏置條件。

在圖10A中,終止值等于50-VCC-2V標準LVPEL終止值,滿足方程(4)和(5):

R1.R2 / (R1 + R2) = 50 (4)

R2 / (R1+R2). Vcc = Vcc – 2 (5)

這兩個方程的R1和R2解是:

R1 = 50.Vcc / (VCC-2)

R2 = 25.Vcc

For Vcc = 3.3 V, R1 = 127 ? and R2 = 82.5 ?.

在圖10-B中,節(jié)點A的電壓是VEC-2V(PECL終止:50-VCC-2V),通過R的電流是通過兩個50。

I=(V) 哦 -(V col -2)) / 50 + (Vonl -(V col -2)) / 50 (6)

I=(V) 哦 + Vonl -2V col +4)/50

因此,

R = (V col – 2) / I = 50 (V col -2) / (V 哦 + Vonl -2V col +4).

如果我們以S58012U為例, 表1 顯示VCC=3.3V和2.5V的R值。

表1

VCC越南網址卷R

3.3VVCC-0.895VVCC-1.695V40?

2.5V18?

LVPEL驅動器與LVDS接收器的直流耦合可以在 圖11 并在方程(7)至(12)中解決了適當的偏置和阻抗匹配條件。

圖11 用于直流耦合的LVPEL驅動器與LVDS接收器(a)沒有內部終止和(b)與內部終止。

圖11-A和11-B中節(jié)點A和節(jié)點B的電壓如下:

A: V 共拍 (LVPECL) = Vcc-1.3V = 2 V

B: V 共拍 (LVDS) = 1.2 V

在圖11a中,我們有:

(R2+R3)/(R1+R2+R3) x 3.3 = 2 (7)

R3/(R1+R2+R3) x 2= 1.2 (8)

R1//(R2+R3) = 50 (9)

The values of R1, R2 and R3 satisfying these equations are R1 = 82.5 Ω, R2 = 51 Ω, and R3 = 75.8 Ω.

在圖11-B中,接收器具有內部差速器的終止,我們有:

(R2+R3)/(R1+R2+R3) x 3.3 = 2 (10)

R3/(R1+R2+R3) x 2= 1.2 (11)

R1//(R2+R3//50) = 50 (12)

滿足這些方程的R1、R2和R3的值分別為R1=102Ω、R2=63.4Ω、R3=95.3Ω建議不要將LVPEL驅動器與CML接收器連接,除非由于不平衡數據等原因不能使用交流耦合。在這種情況下 圖形 12 可用于成本更多的部件和電源耗散.從LVPEL輸出,電阻器網絡被看作是一個塞文寧的終止,82.5分到GND,127分到VCC(208/(275+50))。CML的輸入與VCC的值有偏差.

圖12 直流耦合LVPEL驅動器到CML接收機。

直流耦合CML驅動程序

由于CML驅動器(VCC-200MV)的常見模式電壓很高,所以要將CML驅動器與其他邏輯( 圖13 ).

圖13 在驅動程序(a)有內部終止和(b)沒有內部終止的情況下,直流耦合CML驅動程序到CML接收機。

直流耦合器

Lphcsl是一個電壓驅動器,它不需要Hcsl驅動器需要的50電子分終止到GUD,Hcsl驅動器是一個需要地面路徑的電流源。由于Hcsl/LPCS驅動器(250MV-550mv)的共同模式電壓低,使直流耦合的Hcsl/Lphcsl驅動器很難甚至不可能實現其他邏輯( 圖14 ).

圖14 直流耦合Hcsl驅動器到Hcsl接收器(A)和直流耦合Lphcsl驅動器到Hcsl接收器(B)。

交流耦合LVDS驅動程序

LVDS驅動器與LVDS接收器的交流耦合可以在 圖15 .對于沒有內部終止的LVDS接收器,圖15-A上的終止網絡設置了接收器輸入的適當終止,并設置了LVDS輸入的共同模式電壓。如果接收器有內部終止,則用于生成共同模式電壓的外部網絡應使用高值電阻器來維護傳輸線路終止(100歐微分)。圖15-B上的5.1K和9.1K電阻將共同模式電壓設置為1.2V。

圖15 將LVDS驅動器與LVDS接收器耦合(a),沒有內部終止,(b)與內部終止。

圖16 顯示LVDS驅動程序的交流耦合到LVPEL、CML和HCSL接收器。圖16-A中的終止網絡設置了LVPEL輸入共同模式電壓(VCC-1.3V),并提供了一個50分的線終止(100個微分)。如果接收器有一個Veb(2V)偏置源,只需終止每一個輸入的一個50至Veb。對于圖16-B,50個電阻提供了CML輸入的偏置和100個LVDS驅動程序的微分終止。對于交流耦合,LVDS驅動器與圖16-C中的Hcsl接收器,471分/56分網絡設置傳輸線路終止為50分,而Hcsl接收器共模式電壓約為350分。

圖16 LVDS驅動程序與(a)LVPEL、(b)CML和(c)HcsL接收器的交流耦合。

交流耦合LVPEL驅動程序

圖17 顯示交流耦合LVPEL驅動器到LVPEL、LVDS和CML接收器。在圖17-A中,150分為發(fā)射器跟隨者提供了接地路徑,設置了LVPEL輸出共同模式電壓,82.5分/127分網絡終止了50分的線路,并設置了LVPEL輸入共同模式電壓到VCC-1.3V。在圖17-B中,100微米終止了輸電線路,5.1KDH/9.1KOV網絡設置了LVDS輸入的共同模式電壓。在圖17-C中,50分電阻終止線路并設置CML輸入的偏置,而串聯電阻減弱PECL信號在CML輸入的范圍之內。在圖17d中,471p/56p網絡提供了50m的線路終止并設置了Hcsl輸入共同電壓接近400mv。

圖17 將LVPEL驅動程序耦合到(a)LVPEL,(b)LVDS,(c)CML和(d)HcsL接收器。

交流耦合CML驅動程序

如圖所示 圖18 對于交流耦合,CML驅動器與CML接收器之間的耦合,如果驅動器沒有內部的50經濟位終止到VCC,則輸出必須在耦合帽之前終止。

圖18 將CML驅動器耦合到CML接收器(a)與內部終止和(b)沒有內部終止。

圖19 顯示交流將CML驅動器與LVDS、PECL和HCSL接收器耦合。圖19-A中的CML驅動程序對VCC進行了內部終止,LVDS接收機沒有內部終止。為LVDS接收機設置了1.2V公用模式電壓。對于沒有內部終止的CML驅動程序,請參閱圖13;對于帶有內部終止的LVDS接收程序,請參閱圖15。

圖19 將CML驅動器與(a)LVDS、(b)PECL和(c)HCSL接收器耦合。

交流耦合器

圖20 顯示了從Hcsl驅動器到Hcsl接收器的交流耦合,以及從Lphcsl驅動器到Hcsl接收器的交流耦合。

圖20 從(a)hcsl驅動器到hcsl接收器和(b)lphcsl驅動器到hcsl接收器的交流耦合。

解決R1和R2在HSCL輸入到350MV時設置共同模式電壓的問題,可以得出方程:

R2=R1(Vcc/0,35 – 1) (13)

為了避免衰減接收器輸入時的信號,只使用R1和R2的高值。對于R1=5.1KOO,R2將是43.2KON。舉個例子,可以選擇R1=56.2和R2=475的值來匹配傳輸線路阻抗,其代價是信號擺動下降一半。最后,HCSL驅動器與LVDS、LVPEL和CML接收器的交流耦合可以在 圖21 .

圖21 HCSL驅動程序與(a)LVDS、(b)LVPEL和(c)CML接收器的交流耦合。

適用于高速信令的適當集成電路接口

為了使高密度板的高速集成電路成功接口,了解驅動器輸出和接收器輸入的規(guī)格非常重要。只有在獲得這些規(guī)格、傳輸信號類型、時鐘信號或平衡/不平衡數據時,才能決定使用的耦合類型(直流或交流)。重要的是始終使用保持信號完整性的拓撲,然后優(yōu)先選擇不太復雜的拓撲,同時考慮到最小的組件和低耗電量。在本文中,我們展示了LVDS/LVPEL/CML/HcsL接口的解決方案(可能沒有顯示其他電路)。為了定義一個新的接口,總是要解決滿足基本約束的網絡元素,以保持傳輸信號的完整性。這些元素包括適當的公共模式電壓、阻抗匹配和信號到達接收器輸入范圍內。