業(yè)內(nèi)消息，近日美國存儲芯片大廠美光計劃首先采用日本佳能的納米壓印（NIL）光刻機，旨在通過佳能的納米壓印光刻機設(shè)備來進一步降低生產(chǎn)DRAM存儲器的成本。

由于光學(xué)系統(tǒng)特性，DRAM層圖案很難用光學(xué)曝光圖案，納米壓印可實現(xiàn)更精細的圖案，且成本是浸潤式光刻的20%，成為較佳的解決方案。但納米壓印并不能在存儲器生產(chǎn)所有階段取代傳統(tǒng)光刻，兩者并非純粹競爭關(guān)系，但至少可以降低部分技術(shù)操作成本。

此前美光科技舉辦講會，介紹納米壓印技術(shù)用于DRAM生產(chǎn)的細節(jié)。美光闡述了DRAM制程和浸潤式曝光解析度的問題，通過Chop層數(shù)不斷增加，必須增加更多曝光步驟，以取出密集存儲陣列周圍的虛置結(jié)構(gòu)。

佳能于2023年10月推出新型FPA-1200NZ2C納米壓印光刻機，可將電路圖案直接印在晶圓上，佳能強調(diào)了該設(shè)備的低成本和低功耗，號稱通過納米壓印光刻（NIL）技術(shù)實現(xiàn)了目前最先進的半導(dǎo)體工藝，使該設(shè)備的前景成為行業(yè)爭論的話題。

佳能半導(dǎo)體設(shè)備業(yè)務(wù)部長Iwamoto Kazunori在解釋納米壓印技術(shù)時表示，納米壓印技術(shù)就是把刻有半導(dǎo)體電路圖的掩模壓印到晶圓上。在晶圓上只壓印一次，就可以在合適的位置形成復(fù)雜的2D或3D電路。如果改進掩模，甚至可以生產(chǎn)電路線寬達到2nm節(jié)點的產(chǎn)品。目前，佳能的納米壓印技術(shù)使圖案的最小線寬對應(yīng)5nm節(jié)點邏輯半導(dǎo)體。