2023 IEEE國際電子器件會議(IEDM 2023)上，Intel展示了多項新的半導(dǎo)體技術(shù)突破，繼續(xù)推進(jìn)摩爾定律。

一是3D堆疊CMOS晶體管，一種柵極間距垂直堆疊互補(bǔ)場效應(yīng)晶體管(CFET)，結(jié)合了背面供電(PowerVia)、直接背面觸點(direct backside contact)，可以縮微至60nm。

它可以通過晶體管堆疊提升面積效率和性能優(yōu)勢，顯現(xiàn)了Intel在GAA全環(huán)繞柵極晶體管領(lǐng)域的領(lǐng)先地位。

其中，PwoerVia技術(shù)將于2024年在Intel 20A節(jié)點上做好投產(chǎn)準(zhǔn)備。

二是同一塊300毫米晶圓上集成硅晶體管、氮化鎵晶體管，且性能良好。

這為實現(xiàn)300毫米硅基氮化鎵(GaN-on-silicon)晶圓開辟一條可行的路徑。

今年，Intel在硅和氮化鎵集成方面取得突破性進(jìn)展，成功實現(xiàn)了高性能、大規(guī)模的集成電路供電方案，名為“DrGaN”。

三是全新的過渡金屬二硫?qū)倩?TMD)晶體管，可以讓晶體管物理柵極長度微縮到10納米以下。

除了這種新的2D通道材料，Intel還展示了率先實現(xiàn)的兩項相關(guān)技術(shù)：GAA 2D過渡金屬二硫?qū)倩颬MOS晶體管，以及300毫米晶圓上制造的2D PMOS晶體管。