美國芯片公司Marvell表示，公司基于臺積電 3 納米 (3nm) 工藝打造的數(shù)據(jù)中心芯片正式發(fā)布。

據(jù)Marvell介紹，公司在該節(jié)點中的業(yè)界首創(chuàng)硅構(gòu)建模塊包括 112G XSR SerDes(串行器/解串行器)、Long Reach SerDes、PCIe Gen 6 / CXL 3.0 SerDes 和 240 Tbps 并行芯片到芯片互連。

按照Marvell所說，SerDes 和并行互連在芯片中充當(dāng)高速通道，用于在chiplet內(nèi)部的芯片或硅組件之間交換數(shù)據(jù)。與 2.5D 和 3D 封裝一起，這些技術(shù)將消除系統(tǒng)級瓶頸，以推進最復(fù)雜的半導(dǎo)體設(shè)計。

SerDes 還有助于減少引腳、走線和電路板空間，從而降低成本。超大規(guī)模數(shù)據(jù)中心的機架可能包含數(shù)以萬計的 SerDes 鏈路。

根據(jù)他們提供的數(shù)據(jù)，新的并行芯片到芯片互連可實現(xiàn)高達(dá) 240 Tbps 的聚合數(shù)據(jù)傳輸，比多芯片封裝應(yīng)用的可用替代方案快 45%。

換句話說，互連傳輸速率相當(dāng)于每秒下載 10,000 部高清電影，盡管距離只有幾毫米或更短。

Marvell 將其 SerDes 和互連技術(shù)整合到其旗艦硅解決方案中，包括Teralynx開關(guān)_,PAM4和相干DSP,Alaska 以太網(wǎng)物理層 (PHY)設(shè)備，OCTEON處理器_,Bravera存儲控制器,Brightlane汽車以太網(wǎng)芯片組和定制 ASIC。

而轉(zhuǎn)向 3nm 工藝使工程師能夠降低芯片和計算系統(tǒng)的成本和功耗，同時保持信號完整性和性能。