本次測試內(nèi)容為基于ARM+FPGA架構(gòu)的米爾MYD-JX8MMA7開發(fā)板其ARM端的測試?yán)蘰cie2screen并介紹一下FPGA端程序的修改。

01.測試?yán)蘰cie2screen

例程pcie2screen是配合MYD-JX8MMA7開發(fā)板所帶的MYIR_PCIE_5T_CMOS 工程的測試?yán)?，它的作用是顯示FPGA所連接的攝像頭所采集的視頻。運行該程序后屏幕會顯示一個標(biāo)題為demo的窗口。

使用鼠標(biāo)點擊 ready按鈕，demo 窗口會顯示連續(xù)的視頻，說明攝像頭、DDR、PCIE接口各部分正常。如果沒有接攝像頭，該程序會顯示雜亂無章的圖像。

該測試?yán)脑创a沒有包括在SDK中，可以向米爾公司的技術(shù)人員索取。該實例程序是用Qt開發(fā)的，使用了OpenGL技術(shù)。程序包括以下幾個主要的類：

· MainWindow：QMainWindow子類，是顯示窗口的。

· uOpenglYuv：QOpenGLWidget子類，用于顯示采集到的圖像。該類的initializeGL函數(shù)用于初始化OpenGL。paintGL函數(shù)是用于繪制圖像的，其中最核心的語句是：

glTexImage2D(GL_TEXTURE_2D, 0, GL_RGBA, vW, vH, 0, GL_RGBA, GL_UNSIGNED_BYTE, pRGB);

其中的pRGB保存從FPGA讀取的數(shù)據(jù)。從這句我們可以看出該程序所要求的圖像的格式。

· xdma_getImg：主線程類

?xdma_programe：對RIFFA接口進(jìn)行了封裝，其中的read_pack用于讀取FPGA數(shù)據(jù)，被主線程循環(huán)調(diào)用。其函數(shù)定義如下：

從函數(shù)中可以看出，在每次讀數(shù)據(jù)前，該函數(shù)先向FPGA寫一次數(shù)據(jù)(數(shù)據(jù)無意義，和FPGA的狀態(tài)機(jī)有關(guān))，每次讀入一整幀的數(shù)據(jù)。

02.FPGA端程序的修改

FPGA端的邏輯控制在chnl_tester.v中，它定義了一個狀態(tài)機(jī)，用于對數(shù)據(jù)收發(fā)進(jìn)行控制。狀態(tài)機(jī)定義如下：

我們手頭沒有攝像頭進(jìn)行測試，所以簡單修改該程序，使程序發(fā)送藍(lán)色漸變色帶信號。

核心修改如下：

03.測試結(jié)果

我們沒有修改ARM端的測試程序，仍然使用廠家提供的pcie2screen，只是重新燒寫FPGA程序。程序的運行效果參見如下：

米爾MYC-JX8MMA7核心板及開發(fā)板。

米爾MYC-JX8MMA7核心板及開發(fā)板，采用ARM+FPGA的處理架構(gòu)，采用NXP i.MX8M Mini及Xilinx Artix-7處理器，四核 Cortex-A53、Cortex-M4、Artix-7 CPU，1.8GHz主頻，基于ARM+FPGA處理架構(gòu)，具備高性能、低成本、低功耗等特點，兩者各司其職，各自發(fā)揮原本架構(gòu)的獨特優(yōu)勢。搭載的Artix-7 CPU對標(biāo)Zynq 7010的FPGA資源，能夠滿足高速數(shù)據(jù)采集的需求，并且采用PCIE高速通信，支持200~300MB/S的通信能力。能夠提供出色的視頻和音頻體驗，將媒體的特定功能與針對低功耗優(yōu)化的高性能處理相結(jié)合，具備1080p 60Hz的H.265和VP9解碼器，滿足高清顯示的要求。

為了方便開發(fā)者研究評估，米爾提供配套MYD-JX8MMA7開發(fā)板，采用12V/2A直流供電，搭載了1路千兆以太網(wǎng)接口、2路SFP光模塊接口、1路USB2.0協(xié)議M.2 B型插座的5G模塊接口、1路SDIO/串口協(xié)議的WIFI/藍(lán)牙接口、1路HDMI顯示接口、1路LVDS顯示接口、1路MIPI CSI接口、1路DVP攝像頭接口、1路音頻輸入輸出接口、2路USB HOST Type A、1路USB Type-C、2路Micro SD、1路FMC擴(kuò)展接口、1路兼容樹莓派擴(kuò)展模塊接口。

關(guān)于米爾，領(lǐng)先的嵌入式處理器模組廠商。