[導讀]按照我的理解，對于MOS管而言，灌電流就是漏極電流 Id，正常來說MOS管的漏極電流 Id遠遠超過4mA，但是為了滿足邏輯要求，如上圖所示，CMOS輸出最大低電平必須小于輸入最大低電平，即VOL(max)我去搜了一下STM32F103C8T6的關于灌電流的描述，對于8路I/O口同時輸出低電平時，VOL<0.4V @ IIo=8mA才能滿足邏輯0的要求，和這邊PG灌電流能力Vpg-sink=300mV@sink current=4mA表達的是一個意思。
b. PG上升/下降延時分別為70us/25us；
c. PG漏電流典型值為10nA；
VIN=24V，EN=0時，PG輸入漏電流為10nA，此參數(shù)對于低功耗應用靜態(tài)電流的計算尤為重要。
d. PG上升閾值/下降閾值
Vref=0.8@25℃
單從表格看，確實有點混亂，需要去掉一個參數(shù)Vref，將PG上升和下降閾值和VFB聯(lián)系起來，而VFB又是通過電阻對VOUT分壓得到，所以PG與VOUT狀態(tài)緊密相關。
PGRISING
① VFB / Vref =90% @ VFB rising ,VFB=0.72V
② VFB / Vref =108% @ VFB falling ,VFB=0.864V
PGFALLING
③ VFB / Vref =84% @ VFB falling ,VFB=0.672V
④ VFB / Vref =116% @ VFB rising ,VFB=0.928V
因此 ：
0.72V
VFB<0.672V & VFB>0.928V時，PG發(fā)生下降沿跳變。
下載文檔
