9月12日消息，據(jù)臺(tái)媒《經(jīng)濟(jì)日?qǐng)?bào)》報(bào)道，晶圓代工廠臺(tái)積電2nm制程將于2025年量產(chǎn)，市場(chǎng)看好進(jìn)度可望領(lǐng)先對(duì)手三星及英特爾。臺(tái)積電先進(jìn)制程進(jìn)展順利，3nm將在今年下半年量產(chǎn)，升級(jí)版3nm(N3E)制程將于3nm量產(chǎn)一年后量產(chǎn)，即2023年量產(chǎn)，2nm預(yù)計(jì)于2025年量產(chǎn)。

臺(tái)積電2nm廠將落地竹科寶山二期擴(kuò)建計(jì)劃，“竹科管理局”已展開(kāi)公共設(shè)施建設(shè)，臺(tái)積電2nm廠也開(kāi)始進(jìn)行整地作業(yè)。

臺(tái)積電2nm首次采用納米片架構(gòu)，相較N3E制程，在相同功耗下頻率可提升10%至15%。在相同頻率下，功耗降低25%至30%。

臺(tái)積電總裁魏哲家日前在技術(shù)論壇中強(qiáng)調(diào)，臺(tái)積電2nm將會(huì)是密度最優(yōu)、效能最好的技術(shù)。市場(chǎng)也看好，臺(tái)積電2nm進(jìn)度將領(lǐng)先對(duì)手三星及英特爾。

了解到，此前消息稱，雖然在3nm世代略有保守，但無(wú)論如何，鰭片(Fin)寬度都已經(jīng)接近實(shí)際極限，再向下就會(huì)遇到瓶頸，所以外資法人預(yù)估臺(tái)積電2nm先進(jìn)制程將采用環(huán)繞式閘極場(chǎng)效電晶體GAAFET高端架構(gòu)生產(chǎn)2nm芯片。

作為全球最強(qiáng)的芯片代工巨頭，臺(tái)積電于6月16日在2022年度北美技術(shù)論壇上首次宣布，將推出下一代先進(jìn)工藝制程N(yùn)2，也就是2nm，將采用GAAFET全環(huán)繞柵極晶體管技術(shù)，預(yù)計(jì)2025年實(shí)現(xiàn)量產(chǎn)。

GAAFET架構(gòu)在近年來(lái)的半導(dǎo)體行業(yè)內(nèi)可謂是萬(wàn)眾矚目。按照“摩爾定律”來(lái)講，每隔18~24個(gè)月，芯片上的晶體管數(shù)量便會(huì)增加一倍，芯片的性能也會(huì)隨之翻倍提升。但在當(dāng)前，傳統(tǒng)的FinFET結(jié)構(gòu)在7nm、乃至5nm工藝時(shí)代已經(jīng)逼近物理極限，新的晶體管技術(shù)呼之欲出。

三星比臺(tái)積電更早確認(rèn)將采用GAAFET架構(gòu)。眾所周知，作為全球半導(dǎo)體制造“三巨頭”，英特爾此前卡在了10nm工藝上，從而導(dǎo)致在目前5nm制程時(shí)代中，僅有臺(tái)積電和三星可以相互抗衡，而事實(shí)上三星始終處于落后地位。為了超越臺(tái)積電，三星決心在3nm工藝制程上就采用GAAFET架構(gòu)。

在2021年，三星工廠就已經(jīng)完成采用GAA晶體管架構(gòu)的3nm芯片流片。據(jù)三星官方表示，與7nm FinFET制程相比，3nm GAA技術(shù)的邏輯面積效率提高35%以上，功耗降低50%，邏輯面積減少45%。

GAA晶體管擁有比FinFET更好的靜電特性，在相同尺寸結(jié)構(gòu)下，GAA的溝道控制能力更強(qiáng)，為尺寸進(jìn)一步微縮提供可能性，這意味著它能夠提供更高的性能。

但是，相比三星的激進(jìn)，臺(tái)積電的做法更加保守。在2022下半年即將量產(chǎn)的3nm制程中，臺(tái)積電仍然沿用FinFET架構(gòu)，將其做到接近實(shí)際極限。不過(guò)，隨著此次2nm GAAFET的正式官宣，也證明了兩家最終都會(huì)全面轉(zhuǎn)向GAA架構(gòu)，無(wú)非是時(shí)間早晚而已。

當(dāng)然，三星的激進(jìn)是為了能夠在工藝水平上超越臺(tái)積電。而后者的保守，更多的是出于成本考慮。作為全球擁有客戶訂單量最多的代工巨頭，臺(tái)積電保持架構(gòu)不變既能夠省掉成本和建設(shè)時(shí)間，又能減少新工藝誕生初期可能存在的“翻車”風(fēng)險(xiǎn)，讓客戶更加放心。

不僅僅是2nm芯片，臺(tái)積電還將引入ASML最強(qiáng)光刻機(jī)

在官宣2nm芯片預(yù)計(jì)在2025年量產(chǎn)的同時(shí)，臺(tái)積電還表示，將在2024年引進(jìn)ASML阿斯麥下一代最強(qiáng)、最先進(jìn)的光刻機(jī)，即高數(shù)值孔徑極紫外光刻機(jī)(High-NA EUV)。

根據(jù)此前阿斯麥稱道，更高的光刻分辨率將允許芯片縮小1.7倍，同時(shí)密度增加2.9倍。未來(lái)比3nm更先進(jìn)的工藝，將極度依賴High-NA EUV光刻機(jī)。

臺(tái)積電3nm工藝已經(jīng)確定在今年下半年量產(chǎn)，升級(jí)版3nm(N3E)制程計(jì)劃明年下半年量產(chǎn)，2nm預(yù)計(jì)在2025年量產(chǎn)。

臺(tái)積電2nm制程工藝將首次采用納米片架構(gòu)，將會(huì)比明年量產(chǎn)的N3E制程帶來(lái)更高的能效比，相同功耗下，2nm芯片頻率可提升10%至15%。在相同頻率下，功耗降低25%至30%。

臺(tái)積電2nm制程又將領(lǐng)先全球，而中國(guó)大陸的中芯國(guó)際受限于EUV光刻機(jī)無(wú)法進(jìn)口，其先進(jìn)制程工藝還未能大規(guī)模量產(chǎn)商用。

那么中芯國(guó)際現(xiàn)在具體狀況如何，還能否扛起中國(guó)芯片制造業(yè)發(fā)展的大旗?

自從華為被制裁后，中芯國(guó)際一直被業(yè)內(nèi)視為中國(guó)芯片產(chǎn)業(yè)復(fù)興的關(guān)鍵，國(guó)人也對(duì)其充滿期待。然而最近這兩年，中芯國(guó)際堪稱是經(jīng)歷了一段內(nèi)憂外患的至暗時(shí)刻。