在我旅行并與許多市場領域的客戶會面時，我開始意識到許多硬件設計師必須成為電源工程師。硬件設計師負責設計在工作和預期最壞情況下保持電氣和熱穩(wěn)定的穩(wěn)壓器；滿足處理器、專用集成電路 (ASIC)、雙倍數(shù)據(jù)速率 (DDR) 存儲器、混合立方體存儲器和現(xiàn)場可編程門陣列 (FPGA) 所需的電源規(guī)格；并產(chǎn)生低電磁干擾（EMI）。穩(wěn)壓器的工作是通過線路（輸入電壓）、負載（輸出電流）和環(huán)境變化保持其輸出電壓恒定（調節(jié)）。

降壓（降壓）穩(wěn)壓器是最常用的開關穩(wěn)壓器拓撲。幾種穩(wěn)壓器通常用于有線/無線通信、企業(yè)服務器/存儲、工業(yè)和個人電子產(chǎn)品的電路板中。當今的開關穩(wěn)壓器具有大量控制和保護功能，可確保電源保護、可靠性和輸出電壓容差。

讓我們回顧一下它們的一些功能。

? 電源良好和啟用：電源良好是一個輸出標志，指示穩(wěn)壓器的輸出電壓是否在預定/編程的輸出電壓窗口內。一旦電壓達到該窗口，它就會到達最終的編程值，這是一個好兆頭。電源良好可以是有效的高電平或低電平信號。

Enable 是一個開/關輸入信號，也可以是高電平有效或低電平有效。Enable 打開或關閉電壓調節(jié)器。如果穩(wěn)壓器具有軟啟動功能，它將以軟啟動方式啟動，假設其輸入電壓高于欠壓鎖定 (UVL) 閾值。如果從使能信號到軟啟動存在延遲，則穩(wěn)壓器將在該時間延遲后軟啟動。

Power good 和 enable 通常用于同一板上多個電源的順序電源排序，如圖 1 所示

圖 1：電源良好并啟用電源排序

· 軟啟動：軟啟動將穩(wěn)壓器緩慢打開至編程的占空比和輸出電壓，使輸出電流緩慢上升，從而減少浪涌電流，如圖 2 所示。浪涌電流可能導致輸出電壓過沖和系統(tǒng)故障或功率級損壞。浪涌電流發(fā)生在電路板的大容量電容器放電時，然后必須在輸入電源存在時一次全部充電。軟啟動還避免了可能關閉 DC/DC 轉換器（閉鎖）的電流限制。軟啟動通?？赏ㄟ^外部電容器或引腳設置（將軟啟動引腳連接到板上現(xiàn)有的電壓軌）進行調節(jié)或選擇。

圖 2：穩(wěn)壓器的軟啟動和相應的軟啟動電流（輸出）

· 頻率同步：頻率同步是指穩(wěn)壓器的內部振蕩器（時鐘）與外部時鐘同步，開關頻率與外部時鐘的開關頻率相匹配。當同一板上存在多個電壓調節(jié)器時，這一點尤其有用。它們的基本開關頻率可以產(chǎn)生諧波，然后可以產(chǎn)生拍頻，如果音頻抑制和濾波很差，則可以以噪聲的形式進入輸出，如圖 3 所示。頻率同步非常適合射頻 (RF) 或數(shù)據(jù)采集應用，例如基站和醫(yī)學成像。

圖 3：頻率同步

? 預偏置操作。預偏置啟動條件是由于電壓調節(jié)器的輸出在該輸出變?yōu)橛行е按嬖谕獠侩妷憾l(fā)生的。這通常是由于 ASIC 和處理器中的泄漏電流造成的，即使在斷電后也會對輸出進行充電。當穩(wěn)壓器啟用時，它會軟啟動高側（開關）FET，并且其占空比從零斜坡上升到電壓調節(jié)所需的占空比。如果在軟啟動期間同步 FET 在高側 FET 關閉時打開，則同步 FET 通過通過電感器對輸出電容器放電來從輸出吸收電流，從而導致內核電壓下降并可能導致電源關閉.

具有預偏置能力的穩(wěn)壓器將在初始軟啟動期間禁用完全同步整流（保持低端關閉），在具有窄導通時間的脈沖上啟動第一個低端 FET，然后將導通時間周期遞增周期直到它與 (1-D) 規(guī)定的時間一致，其中 D 是降壓穩(wěn)壓器的占空比。本質上，當誤差放大器軟啟動輸入電壓上升到編程反饋電壓值以上時，脈寬調制 (PWM) 脈沖就會啟動（圖 4）。這可確保輸出電容在軟啟動期間不會放電。預偏置依賴于輸入電壓始終高于輸出電壓。輸出電感器電流源僅在輸出電壓達到調節(jié)值之前為輸出電容器充電。

圖 4：在預偏置 V OUT下軟啟動開始時的 MOSFET 驅動器

圖 5 顯示了 1.2VV OUT電壓在不同預偏置情況下的啟動波形。第一條跡線是當輸出電壓以零預偏置開始時。第二條和第三條跡線的預偏置電平分別為 0.5V 和 1.0V。當輸出端出現(xiàn)預偏置電壓時，穩(wěn)壓器將從該電壓電平開始軟啟動。TI 降壓穩(wěn)壓器（如TPS53317A）具有預偏置啟動能力。

圖 5：預偏置 V OUT下的穩(wěn)壓器啟動波形

了解電壓調節(jié)器的特性可以揭開電源是一個不透明的黑匣子的神秘面紗。