專用集成電路(application specific integrated circuit) 是針對(duì)整機(jī)或系統(tǒng)的需要，專門為之設(shè)計(jì)制造的集成電路，簡(jiǎn)稱ASIC。相對(duì)于通用集成電路而言，用戶在某種程度上參與該產(chǎn)品的開發(fā)。專用集成電路可以把分別承擔(dān)一些功能的數(shù)個(gè)、數(shù)十個(gè)、甚至上百個(gè)通用中、小規(guī)模集成電路的功能集成在一塊芯片上，進(jìn)而可將整個(gè)系統(tǒng)集成在一塊芯片上實(shí)現(xiàn)系統(tǒng)的需要。它使整機(jī)電路優(yōu)化，元件數(shù)減少，布線縮短，體積和重量減小，提高了系統(tǒng)可靠性。產(chǎn)品的特點(diǎn)是功能強(qiáng)、品種多;但批量較小，設(shè)計(jì)周期長(zhǎng)，工藝生產(chǎn)與測(cè)試難度增加，故成本較高。
專用集成電路的開發(fā)可分為設(shè)計(jì)、加工與測(cè)試三個(gè)主要環(huán)節(jié)。但因其功能的多樣而更具特色。

設(shè)計(jì)過程1)功能設(shè)計(jì)的目的是為電路設(shè)計(jì)做準(zhǔn)備，將系統(tǒng)功能用于系統(tǒng)實(shí)現(xiàn)，便于按系統(tǒng)、電路、元件的級(jí)別做層次式設(shè)計(jì)。2)邏輯設(shè)計(jì)的結(jié)果是給出滿足功能塊所要求的邏輯關(guān)系的邏輯構(gòu)成。它是用門級(jí)電路或功能模塊電路實(shí)現(xiàn)，用表、布爾公式或特定的語言表示的。

3)電路設(shè)計(jì)的目的是確定電路結(jié)構(gòu)(元件聯(lián)接關(guān)系)和元件特性(元件值、晶體管參數(shù))，以滿足所要求的功能電路的特性，同時(shí)考慮電源電壓變動(dòng)、溫度變動(dòng)以及制造誤差而引起的性能變化。4)布圖設(shè)計(jì)直接服務(wù)于工藝制造。它根據(jù)邏輯電路圖或電子電路圖決定元件、功能模塊在芯片上的配置，以及它們之間的連線路徑.為節(jié)約芯片面積要進(jìn)行多種方案比較，直到滿意。5)驗(yàn)證是借助計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)對(duì)電路功能、邏輯和版圖的設(shè)計(jì)，以及考慮實(shí)際產(chǎn)品可能出現(xiàn)的時(shí)延和故障進(jìn)行分析的過程。在模擬分析基礎(chǔ)上對(duì)設(shè)計(jì)參數(shù)進(jìn)行修正。為了爭(zhēng)取產(chǎn)品一次投片成功，設(shè)計(jì)工作的每一階段都要對(duì)其結(jié)果反復(fù)進(jìn)行比較取優(yōu)，以取得最好的設(shè)計(jì)結(jié)果。

設(shè)計(jì)方式一般可分為全定制設(shè)計(jì)和半定制設(shè)計(jì)。前者是按圖所示流程依次完成設(shè)計(jì)的各個(gè)階段，后者是在設(shè)計(jì)的某個(gè)階段利用已有成果，進(jìn)行的更有效設(shè)計(jì)。例如對(duì)已具有合理的版圖結(jié)構(gòu)、經(jīng)過實(shí)際使用證明是實(shí)用的模塊電路進(jìn)行半定制設(shè)計(jì)，就可節(jié)約布圖或制造時(shí)間。標(biāo)準(zhǔn)單元法、門陣列法、可編程邏輯陣列法都是利用模塊化電路進(jìn)行半定制設(shè)計(jì)的常用方法。在計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)中，以單元電路庫、宏單元庫形式開發(fā)的基本單元越豐富，越有利于電路設(shè)計(jì)。這些庫包括基本門、觸發(fā)器、譯碼器、微處理器核心電路、ROM、RAM以及模擬電路模塊等。通常對(duì)庫單元的描述有名稱，功能，布爾表達(dá)式，邏輯圖，電路圖，電學(xué)參數(shù)，版圖外框，輸入、輸出口和版圖結(jié)構(gòu)等。

加工工藝專用集成電路的基本工藝是CMOS，雙極型，BiCMOS等。BiCMOS是一種混合工藝，它具有雙極型和CMOS的雙重特點(diǎn)，便于提高工作速度、降低功耗、提高集成度和實(shí)現(xiàn)模數(shù)電路的混合。砷化鎵(GaAs)半導(dǎo)體材料的使用不僅提高了電路的工作速度，而且功耗也小。隨著所需功能越趨復(fù)雜，器件尺寸逐漸減小、引腳數(shù)增多，專用集成電路為滿足引線數(shù)、體積、散熱性能，芯片和內(nèi)引線壓焊工藝自動(dòng)化，器件裝上印制電路板時(shí)的便捷程度等方面要求，采用了四邊均有引線的正方形外殼、或并排布置兩行外引線等封裝工藝。對(duì)于要求高密度組裝的、耐強(qiáng)烈震動(dòng)和嚴(yán)酷的溫、濕環(huán)境的電子系統(tǒng)，已采用芯片載體式封裝和帶式自動(dòng)鍵合封裝，提高了它們?cè)谟≈齐娐钒迳习惭b作業(yè)的自動(dòng)化程度，減小了體積、降低了重量。專用集成電路也采取多芯片技術(shù)，用多種工藝和電路技術(shù)分別制備單個(gè)芯片，更便于設(shè)計(jì)、制造和測(cè)試多功能的專用集成電路。

測(cè)試專用集成電路要求電路設(shè)計(jì)人員緊密地參與測(cè)試，從電路設(shè)計(jì)的開始就需要考慮產(chǎn)品的測(cè)試方案與方法。測(cè)試設(shè)計(jì)是開發(fā)專用集成電路的一項(xiàng)重要設(shè)計(jì)內(nèi)容。在設(shè)計(jì)電路時(shí)，設(shè)計(jì)一些附加的自動(dòng)測(cè)試電路，且與所設(shè)計(jì)的功能電路集成在同一芯片上。芯片加工后，這些附加電路在軟件支持下，自動(dòng)地完成芯片功能的測(cè)試。這種測(cè)試方式不受限制地測(cè)試內(nèi)部節(jié)點(diǎn)，能與被測(cè)電路同步工作，提高測(cè)試質(zhì)量，節(jié)省時(shí)間。傳統(tǒng)的測(cè)試方式仍是專用集成電路生產(chǎn)中使用的一種主要方法，希望將對(duì)輸入激勵(lì)，輸出響應(yīng)采樣和測(cè)試過程控制在一個(gè)自動(dòng)測(cè)試設(shè)備上進(jìn)行，否則難以應(yīng)付不斷擴(kuò)大的電路規(guī)模與功能。材料缺陷、加工偏差、工作環(huán)境惡劣，尤其是設(shè)計(jì)錯(cuò)誤都會(huì)引起電路失效。電路設(shè)計(jì)人員借助計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)，在電路設(shè)計(jì)過程中對(duì)可能的故障進(jìn)行模擬，分析故障屬性，檢測(cè)并確定故障位置以改進(jìn)電路設(shè)計(jì)，并使之在生產(chǎn)過程中就可方便地檢測(cè)到這些故障。

半導(dǎo)體工藝技術(shù)的發(fā)展和電子設(shè)計(jì)自動(dòng)化軟件的開發(fā)，給專用集成電路發(fā)展與應(yīng)用提供了有力支持。80年代末，電路的復(fù)雜程度平均為數(shù)萬門，最小線寬為1μm，工作效率約有百兆赫。集成電路正向每片上百萬門，芯片面積增加到1平方英寸，加工線寬達(dá)0.2μm的程度發(fā)展。數(shù)字、模擬、或者數(shù)模混合的專用集成電路已廣泛用于各類通信系統(tǒng)、圖像與信號(hào)處理領(lǐng)域、高質(zhì)量視聲產(chǎn)品、機(jī)電控制、測(cè)量電路以及計(jì)算機(jī)中。在軍事與航空航天部門，專用集成電路更受到特別的重視，許多關(guān)鍵的電子系統(tǒng)都已使用自己的產(chǎn)品。隨著新材料、新工藝的出現(xiàn)，專用集成電路的應(yīng)用領(lǐng)域在不斷擴(kuò)大、延伸。