[導(dǎo)讀]1、仿真（SIMULATION）和綜合（SYNTHESIS）之間的區(qū)別是什么？Simulation
1、仿真（SIMULATION ）和綜合（SYNTHESIS）之間的區(qū)別是什么？Simulation <=驗(yàn)證您的設(shè)計(jì)。通過仿真來驗(yàn)證電路的功能。a)功能仿真：研究獨(dú)立于時序參數(shù)和門延遲的電路行為。b)時序仿真：驗(yàn)證setup/hold等時序要求。?Synthesis <=實(shí)現(xiàn)你的設(shè)計(jì)，檢查你的時序。后端最重要的步驟之一，通過綜合將硬件描述語言轉(zhuǎn)換為目標(biāo)工藝的原語。?2、latches 和flipflops之間的區(qū)別是什么？latches （鎖存器）和flipflops（觸發(fā)器）都屬于“時序電路”的范疇，其輸出不僅取決于當(dāng)前的輸入，還取決于以前的輸入和輸出。?latches 是電平敏感的，而flipflops是邊沿敏感的（只有當(dāng)出現(xiàn)相應(yīng)時鐘翻轉(zhuǎn)時，輸出才會發(fā)生變化）
3、什么是slack？松弛slack是特定路徑中預(yù)期延遲（expected delay）和實(shí)際延遲（actual delay）的時間差。
Slack 可能是正值也可能是負(fù)值。?
3、什么是slack？松弛slack是特定路徑中預(yù)期延遲（expected delay）和實(shí)際延遲（actual delay）的時間差。
Slack 可能是正值也可能是負(fù)值。?
下載文檔
