協(xié)處理器(coprocessor)，一種芯片，用于減輕系統(tǒng)微處理器的特定處理任務(wù)。協(xié)處理器，這是一種協(xié)助中央處理器完成其無法執(zhí)行或執(zhí)行效率、效果低下的處理工作而開發(fā)和應(yīng)用的處理器。這種中央處理器無法執(zhí)行的工作有很多，比如設(shè)備間的信號傳輸、接入設(shè)備的管理等;而執(zhí)行效率、效果低下的有圖形處理、聲頻處理等。為了進(jìn)行這些處理，各種輔助處理器就誕生了。需要說明的是，由于現(xiàn)在的計算機(jī)中，整數(shù)運(yùn)算器與浮點(diǎn)運(yùn)算器已經(jīng)集成在一起，因此浮點(diǎn)處理器已經(jīng)不算是輔助處理器。而內(nèi)建于CPU中的協(xié)處理器，同樣不算是輔助處理器，除非它是獨(dú)立存在。

例如，數(shù)學(xué)協(xié)處理器可以控制數(shù)字處理;圖形協(xié)處理器可以處理視頻繪制。例如，intel pentium 微處理器就包括內(nèi)置的數(shù)學(xué)協(xié)處理器。

內(nèi)核相連協(xié)處理器可以附屬于ARM處理器。一個協(xié)處理器通過擴(kuò)展指令集或提供配置寄存器來擴(kuò)展內(nèi)核處理功能。一個或多個協(xié)處理器可以通過協(xié)處理器接口與ARM內(nèi)核相連。

協(xié)處理器可以通過一組專門的、提供load-store類型接口的ARM指令來訪問。例如協(xié)處理器15(CP15)，ARM處理器使用協(xié)處理器15的寄存器來控制cache、TCM和存儲器管理。

協(xié)處理器也能通過提供一組專門的新指令來擴(kuò)展指令集。例如，有一組專門的指令可以添加到標(biāo)準(zhǔn)ARM指令集中，以處理向量浮點(diǎn)(VFP)運(yùn)算。這些新指令是在ARM流水線的譯碼階段被處理的。如果在譯碼階段發(fā)現(xiàn)是一條協(xié)處理器指令，則把它送給相應(yīng)的協(xié)處理器。如果該協(xié)處理器不存在，或不認(rèn)識這條指令，則ARM認(rèn)為發(fā)生了未定義指令異常。這也使得編程者可以用軟件來仿真協(xié)處理器的行為(使用未定義指令異常服務(wù)子程序)。

協(xié)處理器80x87的內(nèi)部結(jié)構(gòu)如圖1所示。它可分為二個主要部分：控制部件(CU)和數(shù)值執(zhí)行部件(NEU)?？刂撇考?CU)把協(xié)處理器接到CPU的系統(tǒng)總線上，協(xié)處理器和CPU都監(jiān)視正在執(zhí)行的指令流。如果當(dāng)前將要執(zhí)行的指令是協(xié)處理器指令(即：ESCape指令)，那么，協(xié)處理器會自動執(zhí)行它，否則，該指令將交給CPU來執(zhí)行。數(shù)值執(zhí)行部件(NEU)復(fù)制執(zhí)行所有的協(xié)處理器指令，它有一個用8個80位的寄存器組成的堆棧，該堆棧用于以擴(kuò)展精度的浮點(diǎn)數(shù)據(jù)格式來存放數(shù)學(xué)指令的操作數(shù)和運(yùn)算結(jié)果。在協(xié)處理器指令的執(zhí)行過程中，要么指定該堆棧寄存器中的數(shù)據(jù)，要么使用壓棧/出棧機(jī)制來從棧頂存放或讀取數(shù)據(jù)。在NEU部件中，還有一些記錄協(xié)處理器工作狀態(tài)的寄存器，如：狀態(tài)寄存器、控制寄存器、標(biāo)記寄存器和異常指針寄存器等。有關(guān)這些寄存器的作用將在后面給予分別介紹。

2006年，AGEIA宣布了PhysX物理加速卡， PhysX被設(shè)計來處理那些耗時復(fù)雜的物理計算。2008年，Nvidia收購了AGEIA，NVIDIA將PhysX物理引擎，利用CUDA技術(shù)，由顯示核心加速運(yùn)算。2008年，Khronos Group發(fā)布OpenCL，這是一個通用語言，支持ATI/AMD和Nvidia的GPU。2012年，Intel宣布Intel Xeon Phi協(xié)處理器。2013年，蘋果在iPhone 5s上首次推出了M7運(yùn)動協(xié)處理器。