基于VerilogHDL的SDX總線(xiàn)與Wishbone總線(xiàn)接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)
基于32位微處理器AEMB的SoC系統(tǒng)驗(yàn)證平臺(tái)設(shè)計(jì)
基于32位微處理器AEMB的SoC系統(tǒng)驗(yàn)證平臺(tái)設(shè)計(jì)
基于片內(nèi)WISHBONE總線(xiàn)的高速緩存一致性實(shí)現(xiàn)
基于FPGA的SDX總線(xiàn)與Wishbone總線(xiàn)接口設(shè)計(jì)
基于Wishbone總線(xiàn)的UART IP核設(shè)計(jì)
基于WISHBONE總線(xiàn)的FLASH閃存接口設(shè)計(jì)
基于WISHBONE總線(xiàn)的FLASH閃存接口設(shè)計(jì)
基于WISHBONE總線(xiàn)的FLASH閃存接口設(shè)計(jì)
MSP430F5310IRGZ項(xiàng)目開(kāi)發(fā)
預(yù)算:¥10000