HDTV接收機中Viterbi譯碼器的FPGA實現(xiàn)

  　　數(shù)字電視地面廣播編碼正交頻分復(fù)用COFDM傳輸系統(tǒng)以其較強的抗多徑干擾性能、易于實現(xiàn)移動接收等優(yōu)點在HDTV的研究中占有很重要的地位。而COFDM系統(tǒng)中編、解碼技術(shù)是影

基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn)

高效數(shù)字調(diào)制技術(shù)及其DSP實現(xiàn)

FQPSK調(diào)制所具有的頻帶集中、包絡(luò)恒定的特性可使得調(diào)制信號通過帶限和非線性處理后有盡可能小的頻譜擴展，其優(yōu)良的頻譜特性與目前射頻譜資源緊張的形勢相順應(yīng)。TCM在不增加帶寬和降低信息速率的條件下，可以提高整個系統(tǒng)的可靠性，尤其適合于在功率和頻率受限的信道中使用。而基于網(wǎng)格編碼調(diào)制的Viterbi譯碼算法具有較強的檢錯和糾錯能力。從TCM技術(shù)中可以看出：通過系統(tǒng)內(nèi)部的組合優(yōu)化，可以使系統(tǒng)的整體性能得到極大的提高。

基于FPGA的Viterbi譯碼器設(shè)計及實現(xiàn)

卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡單。隨著可編程邏輯

卷積編碼及Viterbi 解碼的FPGA 實現(xiàn)及應(yīng)用

卷積碼在現(xiàn)代無線通信系統(tǒng)中應(yīng)用十分廣泛，Viterbi譯碼是最常用的一種對卷積碼的譯碼算法。介紹了卷積編碼及Viterbi串行解碼的原理及其FPGA的實現(xiàn)。在保證系統(tǒng)性能的前提下討論了分幀式編解碼在實際系統(tǒng)中的應(yīng)用。

用戶可定制的處理器

如今，軟件模塊硬邏輯化的現(xiàn)象非常普遍。在開發(fā)協(xié)議標(biāo)準(zhǔn)的早期，通常采用基于處理器的實現(xiàn)方法，一些常見的標(biāo)準(zhǔn)，如視頻領(lǐng)域的MPEG2算法，3G通信領(lǐng)域的W-CDMA算法、安全加密領(lǐng)域的SSL和triple-DES算法，都是由處理器實現(xiàn)逐漸過渡到RTL硬邏輯實現(xiàn)。但是這種過渡正在被軟硬件實現(xiàn)方法間巨大的性能與設(shè)計難度差別所限制。可配置與可擴展處理器的出現(xiàn)帶來了一種新的設(shè)計方法，既可以方便快速的進行芯片開發(fā)，靈活適應(yīng)新的協(xié)議標(biāo)準(zhǔn)，又具有足夠小的芯片面積和功耗，從而可以進行大規(guī)模的生產(chǎn)。

用戶可定制的處理器

用戶可定制的處理器

基于TMS320C54X的RS+變織+卷積的級聯(lián)糾錯碼

糾錯編碼被廣泛應(yīng)用在各種數(shù)字通訊、數(shù)字廣播和數(shù)據(jù)存儲系統(tǒng)中。

基于TMS320C54X的RS+變織+卷積的級聯(lián)糾錯碼

糾錯編碼被廣泛應(yīng)用在各種數(shù)字通訊、數(shù)字廣播和數(shù)據(jù)存儲系統(tǒng)中。