1 引言 當前集成電路制造技術(shù)迅速發(fā)展,SoC(system-on-chip)設計已經(jīng)成為集成電路設計的發(fā)展方向。隨著SoC 設計的復雜度提高,在開發(fā)SoC 的過程中,驗證工作越發(fā)重要和
Mentor Graphics 公司(納斯達克代碼:MENT)今天發(fā)布了最新版的 Catapult® 平臺。與傳統(tǒng)手工編碼的寄存器傳輸級 (RTL) 相比,該平臺將硬件設計的時間從設計啟動到 RTL 驗證收斂縮短了 50%。
1 引言 建立芯片模型是在早期進行芯片架構(gòu)決策的有效方法,通過建模不僅可以對芯片的性能做出分析,還可以在硬件沒有完成之前開發(fā)軟件,不僅提高了產(chǎn)品成功率,而且
引言Cadence設計系統(tǒng)公司提供一種全面的SystemC TLM驅(qū)動式IP設計與驗證解決方案,包括方法學指南、高階綜合、有TLM感知的驗證以及客戶服務,推動用戶向TLM驅(qū)動設計與驗證流程轉(zhuǎn)變。下一個抽象級別建立在事務級建模(T
ESL解決方案的目標在于提供讓設計人員能夠在一種抽象層次上對芯片進行描述和分析的工具和方法,在這種抽象層次上,設計人員可以對芯片特性進行功能性的描述,而沒有必要求助于硬件(RTL)實現(xiàn)的具體細節(jié)。 當今
在SoC設計中用SystemC虛擬平臺預覽USB的性能
可能Vivado設計套件采用的眾多新技術(shù)中,最具有前瞻性的要數(shù)新的VivadoHLS(高層次綜合)技術(shù),這是賽靈思2010年收購AutoESL后獲得的。在收購這項業(yè)界最佳技術(shù)之前,賽靈思對商用ESL解決方案進行了廣泛評估。市場調(diào)研
可能Vivado設計套件采用的眾多新技術(shù)中,最具有前瞻性的要數(shù)新的VivadoHLS(高層次綜合)技術(shù),這是賽靈思2010年收購AutoESL后獲得的。在收購這項業(yè)界最佳技術(shù)之前,賽靈思對商用ESL解決方案進行了廣泛評估。市場調(diào)研
基于SystemC 的系統(tǒng)驗證研究和應用
引言下一個抽象級別建立在事務級建模(TLM)基礎之上。創(chuàng)建TLM IP作為黃金源碼后,設計團隊可簡化IP創(chuàng)建和復用,在功能驗證上節(jié)省人力物力,并減少bug。設計迭代減少,原因是TLM驗證比RTL驗證快得多,且架構(gòu)選擇在RTL驗
引言 Cadence設計系統(tǒng)公司提供一種全面的SystemC TLM驅(qū)動式IP設計與驗證解決方案,包括方法學指南、高階綜合、有TLM感知的驗證以及客戶服務,推動用戶向TLM驅(qū)動設計與驗證流程轉(zhuǎn)變。 下一個抽象級別建立
本模型充分體現(xiàn)了SystemC的語言優(yōu)勢,對進一步了解和探討異構(gòu)多核處理器結(jié)構(gòu)、核 間通信、異構(gòu)多核低功耗設計等方面打下一定基礎。
隨著系統(tǒng)級芯片技術(shù)的出現(xiàn),設計規(guī)模正變得越來越大,因而變得非常復雜,同時上市時間也變得更加苛刻。通常RTL已經(jīng)不足以擔當這一新的角色。上述這些因素正驅(qū)使設計師開發(fā)新的方法學,用于復雜IP(硬件和軟件)以及復雜
基于SystemC的系統(tǒng)級芯片設計方法研究
IEEE組織最近批準了用于復雜軟件驗證的特色規(guī)格語言(Property Specification Language,PSL)標準,其速度之快,可能是IEEE歷來標準化流程時間方面的最新紀錄。 該標準被稱為IEEE 1850,僅在一年之前才踏入IEEE
ARM推出AMBA AHB SystemC標準