針對高速串行接口設計的高效時鐘解決方案
高性能FPGA中的高速SERDES接口
FPGA實現(xiàn)中的SERDES接口設計和測試
Verilog的SERDES使用程序。可以實現(xiàn)高速串行接口數(shù)據(jù)通信，時鐘還原
FPGA的SERDES接口設計與實現(xiàn)
高速FPGA實現(xiàn)數(shù)據(jù)存儲控制
lll27
fengfeng
wangjun88
我與貿(mào)澤不得不說的秘密，如何讓選型和設計更輕松與愜意？
小 i linux驅(qū)動 學習秘籍
PCB阻抗設計與計算
跟我學DC-DC電源管理技術(shù)——第一章，常用DC-DC技術(shù)解析
PID算法
內(nèi)容不相關(guān) 內(nèi)容錯誤 其它
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務 | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號：京ICP證070360號 21IC電子網(wǎng) 2000- 版權(quán)所有 用戶舉報窗口（ 郵箱：macysun@21ic.com 電話：010-82165003 ）
京公網(wǎng)安備 11010802024343號
