-
基于VHDL語言的作息時間控制器設(shè)計(jì)
摘要:針對原來簡單的EDA技術(shù)在實(shí)際應(yīng)用中存在的問題,提出了一種基于VHDL語言的作息時間控制器設(shè)計(jì)方法,對分頻模塊、時間調(diào)整模塊、計(jì)數(shù)器模塊以及顯示模塊這4個功能模塊的設(shè)計(jì)進(jìn)行了詳細(xì)分析。
摘要:針對原來簡單的EDA技術(shù)在實(shí)際應(yīng)用中存在的問題,提出了一種基于VHDL語言的作息時間控制器設(shè)計(jì)方法,對分頻模塊、時間調(diào)整模塊、計(jì)數(shù)器模塊以及顯示模塊這4個功能模塊的設(shè)計(jì)進(jìn)行了詳細(xì)分析。
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號：京ICP證070360號 21IC電子網(wǎng) 2000- 版權(quán)所有 用戶舉報(bào)窗口（ 郵箱：macysun@21ic.com 電話：010-82165003 ）
