www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA電源

我要報(bào)錯(cuò)

  • 如何為FPGA供電？

    FPGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列），是指一種通過(guò)軟件手段更改、配置器件內(nèi)部連接結(jié)構(gòu)和邏輯單元，完成既定設(shè)計(jì)功能的數(shù)字集成電路。顧名思義，其內(nèi)部的硬件資源都是一些呈陣列排列的、功能可配置的基本邏輯單元，以及連接方式可配置的硬件連線。簡(jiǎn)單來(lái)說(shuō)就是一個(gè)可以通過(guò)編程來(lái)改變內(nèi)部結(jié)構(gòu)的芯片。

  • 為FPGA 和處理器選擇合適的 LDO 電壓精度

    無(wú)論是射飛鏢還是擊打高爾夫球，準(zhǔn)確性都很重要。電源也是如此——在為 ASIC、FPGA 或任何高端處理器供電時(shí)尤其如此。簡(jiǎn)而言之，F(xiàn)PGA 和處理器的電源電壓范圍正變得越來(lái)越窄。 圖 1 是一個(gè)示例 FPGA 數(shù)據(jù)表。對(duì)于特定型號(hào)，兩個(gè)電源軌 V CCINT和 V CCBRAM的電源電壓范圍為 0.95V ±30mV。這僅略高于 ±3% 的容差。更糟糕的是，當(dāng)引入電壓監(jiān)控和/或保護(hù)時(shí)，這個(gè)電壓范圍會(huì)縮小。因此，現(xiàn)在可能要求電源準(zhǔn)確度為 1% 或更高，以避免誤跳閘。

  • 一文讀懂，適用于FPGA電源軌的較小DC-DC解決方案

    目前現(xiàn)有的芯片大多數(shù)都開(kāi)始采用了集成的芯片，這些LSI芯片便需要POL(Point-of-Load，負(fù)載點(diǎn))DC-DC轉(zhuǎn)換器來(lái)調(diào)節(jié)電源。本文將為您介紹POLDC-DC轉(zhuǎn)換器的發(fā)展趨勢(shì)與村田制作所(Murata)的解決方案。

  • 如何排除FPGA電源定序問(wèn)題

    系統(tǒng)設(shè)計(jì)師必須考慮加電和斷電期間芯核電源和I/O源之間的定時(shí)差和電壓差(換言之，就是電源定序)問(wèn)題。當(dāng)電源定序不當(dāng)時(shí)，就有可能發(fā)生閉鎖失靈或電流消耗過(guò)大的現(xiàn)象。如果兩個(gè)電源加到芯核接口和I/O接口上的電位不同時(shí)，就會(huì)出現(xiàn)觸發(fā)閉鎖。定序要求不相同的FPGA和其他元件會(huì)使電源系統(tǒng)設(shè)計(jì)更加復(fù)雜化。為了排除定序問(wèn)題，你應(yīng)當(dāng)在加電和斷電期間使芯核電源和I/O電源之間的電壓差最小。圖1所示的電源將3.3V輸入電壓調(diào)節(jié)到1.8V芯核電壓，并在加電和斷電期間跟蹤3.3V I/O電壓，以使兩電源線之間的電壓差最小。