基于LabVIEW的DSP設計

1 引言 LabVIEW (Laboratory Virtual Instrument Engineering Workbench) 是美國NI公司的創(chuàng)新軟件產品，也是目前應用最廣泛、發(fā)展最快、功能最強的圖形化軟件開發(fā)環(huán)境。LabVIEW DSP模塊，它包含了用于設計、實現和分

基于LabVIEW的DSP設計

1 引言 LabVIEW (Laboratory Virtual Instrument Engineering Workbench) 是美國NI公司的創(chuàng)新軟件產品，也是目前應用最廣泛、發(fā)展最快、功能最強的圖形化軟件開發(fā)環(huán)境。LabVIEW DSP模塊，它包含了用于設計、實現和分

航空圖像壓縮系統(tǒng)的DSP設計及實現

根據航空圖像壓縮系統(tǒng)的特點和要求，選擇提升小波+SPIHT算法作為系統(tǒng)的實現方案。為了提高算法的執(zhí)行效率，對提升小波中的邊界處理問題進行了合理簡化，同時對SPIHT算法的實現進行了改進。根據系統(tǒng)的實時性要求，選擇TI公司的TMS320C6416 DSP芯片作為系統(tǒng)的實現內核，并采用優(yōu)化設計對關鍵代碼進行優(yōu)化，最后給出了系統(tǒng)的硬件實現框圖。

航空圖像壓縮系統(tǒng)的DSP設計及實現

根據航空圖像壓縮系統(tǒng)的特點和要求，選擇提升小波+SPIHT算法作為系統(tǒng)的實現方案。為了提高算法的執(zhí)行效率，對提升小波中的邊界處理問題進行了合理簡化，同時對SPIHT算法的實現進行了改進。根據系統(tǒng)的實時性要求，選擇TI公司的TMS320C6416 DSP芯片作為系統(tǒng)的實現內核，并采用優(yōu)化設計對關鍵代碼進行優(yōu)化，最后給出了系統(tǒng)的硬件實現框圖。

印度學生提出一項節(jié)省功耗的DSP設計技術

如何處理好嵌入式DSP設計中的功耗優(yōu)化

對基于數字信號處理器(DSP)的系統(tǒng)而言，優(yōu)化功耗是一項重要但往往難以實現的設計目標。現在，基于DSP的設備常常把以往各自獨立的多個應用結合起來，每一個應用都可能有多個工作模式。要得到這樣一個設備的功率分布是非常困難的一件事，更遑論整個復雜的系統(tǒng)。設計人員需要獲知盡可能多的最佳信息，以及能夠幫助他們優(yōu)化特定應用之功耗的技術和工具。

如何處理好嵌入式DSP設計中的功耗優(yōu)化

對基于數字信號處理器(DSP)的系統(tǒng)而言，優(yōu)化功耗是一項重要但往往難以實現的設計目標?，F在，基于DSP的設備常常把以往各自獨立的多個應用結合起來，每一個應用都可能有多個工作模式。要得到這樣一個設備的功率分布是非常困難的一件事，更遑論整個復雜的系統(tǒng)。設計人員需要獲知盡可能多的最佳信息，以及能夠幫助他們優(yōu)化特定應用之功耗的技術和工具。

多制式語音編解碼算法的DSP設計實現

本文詳細描述了在TI (Texas Instruments) C55x系列DSP平臺上集成實時實現0.3kbps至16kbps多種速率語音編解碼算法的方法，及在現有C語言源代碼基礎上優(yōu)化匯編指令的技巧。

多制式語音編解碼算法的DSP設計實現

本文詳細描述了在TI (Texas Instruments) C55x系列DSP平臺上集成實時實現0.3kbps至16kbps多種速率語音編解碼算法的方法，及在現有C語言源代碼基礎上優(yōu)化匯編指令的技巧。

多制式語音編解碼算法的DSP設計實現

本文詳細描述了在TI (Texas Instruments) C55x系列DSP平臺上集成實時實現0.3kbps至16kbps多種速率語音編解碼算法的方法，及在現有C語言源代碼基礎上優(yōu)化匯編指令的技巧。

將DSP設計擴展為異構硬件平臺

您可以在自動流程中將一個 FPGA 協(xié)處理器添加到 DSP 系統(tǒng)中。視頻、影像和電信市場的標準推動了異構可重配置 DSP 硬件平臺的使用。就本文而言，這些平臺包括 DSP 處理器和 FPGA，它們提供的現成硬件解決方案可以解決視頻、影像和電信設計中的重大難題，但仍不失產品差異化所需的足夠的可定制性。

將DSP設計擴展為異構硬件平臺

您可以在自動流程中將一個 FPGA 協(xié)處理器添加到 DSP 系統(tǒng)中。視頻、影像和電信市場的標準推動了異構可重配置 DSP 硬件平臺的使用。就本文而言，這些平臺包括 DSP 處理器和 FPGA，它們提供的現成硬件解決方案可以解決視頻、影像和電信設計中的重大難題，但仍不失產品差異化所需的足夠的可定制性。