基于Verilog的多路相干DDS信號(hào)源設(shè)計(jì)

摘要：傳統(tǒng)的多路同步信號(hào)源常采用單片機(jī)搭載多片專用DDS芯片配合實(shí)現(xiàn)。該技術(shù)實(shí)現(xiàn)復(fù)雜，且在要求各路同步相干可控時(shí)難以實(shí)現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語言實(shí)現(xiàn)相干多路DDS的工作原理、設(shè)

石英晶體測(cè)試系統(tǒng)中DDS信號(hào)源設(shè)計(jì)

摘要 針對(duì)π網(wǎng)絡(luò)石英晶體參數(shù)測(cè)試系統(tǒng)，采用以STM32F103ZET6型ARM為MCU控制DDS產(chǎn)生激勵(lì)信號(hào)。該測(cè)試系統(tǒng)相對(duì)于傳統(tǒng)的PC機(jī)測(cè)試系統(tǒng)具有設(shè)備簡(jiǎn)單、操作方便，較之普通單片機(jī)測(cè)試系統(tǒng)又具有資源豐富、運(yùn)算速度更快等優(yōu)

ISA總線實(shí)現(xiàn)多路同步DDS信號(hào)源設(shè)計(jì)

ISA總線實(shí)現(xiàn)多路同步DDS信號(hào)源設(shè)計(jì)

DDS信號(hào)源在掃頻測(cè)試中的應(yīng)用

電子設(shè)計(jì)中經(jīng)常碰到的問題是對(duì)待測(cè)電路(DUT)傳輸特性的測(cè)試，這里所說的傳輸特性包括增益和衰減、幅頻特性、相位特性和時(shí)延特性等，而最常見的就是DUT的幅頻特性。最初，對(duì)于DUT的幅頻特性的測(cè)試是在固定頻率點(diǎn)上逐點(diǎn)

DDS信號(hào)源的FPGA實(shí)現(xiàn)

1 引言 目前直接數(shù)字頻率合成DDS專用器件大多采用先進(jìn)特定工藝技術(shù)，并具有高性能，多功能，且其內(nèi)部數(shù)字信號(hào)抖動(dòng)?。敵鲂盘?hào)的質(zhì)量高等特點(diǎn)，諸如Qualcomm公司的Q2230、Q2334，Analog Device公司的AD9955、AD

基于DDS信號(hào)源外觸發(fā)功能的多機(jī)同步輸出解決方案

基于ISA總線的多路同步DDS信號(hào)源設(shè)計(jì)

介紹了一種基于計(jì)算機(jī)ISA總線、三路同步的DDS信號(hào)源的設(shè)計(jì)。對(duì)信號(hào)源與ISA總線的接口關(guān)系以及多路DDS的同步問題進(jìn)行了討論。測(cè)試結(jié)果表明，該信號(hào)源的各路DDS具有較好的同步關(guān)系和相位噪聲指標(biāo)。