摘 要:以ARM Core Sight Architecture Specification規(guī)范和ARM Debug Interface Architecture Specification規(guī)范為出發(fā)點(diǎn),分析了ARM CoreSight調(diào)試與追蹤體系在ARM Cortex M3內(nèi)核中的實(shí)現(xiàn)過(guò)程。同時(shí),對(duì)比分析了新的Serial WireDebug調(diào)試技術(shù)和經(jīng)典的JTAG調(diào)試技術(shù)的異同。
ARM于3月16日宣布推出CoreSight SoC-600下一代調(diào)試和跟蹤解決方案。該項(xiàng)新技術(shù)能通過(guò) USB、PCIe 或無(wú)線等功能接口進(jìn)行調(diào)試和跟蹤,在增加數(shù)據(jù)吞吐量的同時(shí)減少對(duì)硬件調(diào)試探測(cè)
2017年3月16日,北京訊——ARM宣布推出CoreSight SoC-600下一代調(diào)試和跟蹤解決方案。該項(xiàng)新技術(shù)能通過(guò) USB、PCIe 或無(wú)線等功能接口進(jìn)行調(diào)試和跟蹤,在增加數(shù)據(jù)吞吐量的同時(shí)減少對(duì)硬件調(diào)試探測(cè)器的需求。