CACHE

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

藍(lán)汛聯(lián)姻星光產(chǎn)業(yè)園開(kāi)建4萬(wàn)平米云媒體數(shù)據(jù)中心

中國(guó)IDC產(chǎn)業(yè)聯(lián)盟訊 5月10日消息（桂軍）“互聯(lián)網(wǎng)改變生活，我們改變互聯(lián)網(wǎng)。”如果將這句話中的互聯(lián)網(wǎng)變換為云計(jì)算，相信也同樣適用。作為中國(guó)CDN行業(yè)的先行者和領(lǐng)導(dǎo)者，ChinaCache在云計(jì)算時(shí)代再度加速，

通信技術(shù)
2011-05-10

數(shù)據(jù)中心云計(jì)算 CACHE CHINA
AVS解碼器在DSP平臺(tái)上的優(yōu)化

AVS(Audio Video Coding STandard)是由我國(guó)數(shù)字音視頻標(biāo)準(zhǔn)工作組制定的具有自主知識(shí)產(chǎn)權(quán)的第二代音視頻壓縮準(zhǔn)。AVS實(shí)行1 元專利費(fèi)用的原則，相比其它音視頻編解碼標(biāo)準(zhǔn)具有編碼效率高、專利費(fèi)用低、授權(quán)模式簡(jiǎn)單等優(yōu)勢(shì)

數(shù)字電源
2011-05-09

DSP 解碼器 AVS CACHE
ARM核920T性能優(yōu)化之Cache

ARM核920T性能優(yōu)化之Cache

嵌入式教程
2011-05-07

ARM 性能優(yōu)化 BSP CACHE
緩存和RAID如何提高IO

緩存和RAID如何提高IO

嵌入式教程
2011-03-28

AI 存儲(chǔ)系統(tǒng) IO CACHE
H.264視頻編碼器在DSP上的實(shí)現(xiàn)與優(yōu)化

摘要：在DM642 EVM平臺(tái)上實(shí)現(xiàn)了 H.264視頻編碼器，并從內(nèi)存分配、Cache優(yōu)化、代碼優(yōu)化以及匯編程序級(jí)優(yōu)化等幾個(gè)方面對(duì)編碼器進(jìn)行了優(yōu)化。實(shí)驗(yàn)結(jié)果表明，優(yōu)化后的編碼器能保持較高的圖象質(zhì)量和壓縮效率，并具有較好的

數(shù)字電源
2011-01-10

DSP 視頻編碼器 BSP CACHE
H.264視頻編碼器在DSP上的實(shí)現(xiàn)與優(yōu)化

H.264視頻編碼器在DSP上的實(shí)現(xiàn)與優(yōu)化

嵌入式教程
2011-01-10

DSP 視頻編碼器 BSP CACHE
一個(gè)硬件高手的設(shè)計(jì)經(jīng)驗(yàn)分享

一：成本節(jié)約現(xiàn)象一：這些拉高/拉低的電阻用多大的阻值關(guān)系不大，就選個(gè)整數(shù)5K吧點(diǎn)評(píng)：市場(chǎng)上不存在5K的阻值，最接近的是 4.99K（精度1%），其次是5.1K（精度5%），其成本分別比精度為20%的4.7K高4倍和2倍。20%精

充電吧
2010-12-06

CPU 軟件硬件 CACHE
基于龍芯2號(hào)處理器的SPEC 2000測(cè)試程序的分析與應(yīng)用

為了對(duì)我國(guó)自主研發(fā)的龍芯2號(hào)處理器的性能進(jìn)行評(píng)價(jià)，獲取龍芯2號(hào)處理器性能的客觀數(shù)據(jù)。提出一種針對(duì)龍芯2號(hào)處理器的采用由國(guó)際標(biāo)準(zhǔn)性能評(píng)測(cè)組織開(kāi)發(fā)的、專門用于評(píng)價(jià)CPU性能的SPEC CPU 2000測(cè)試程序的測(cè)試和分析的方法。該方法包括在Linux操作系統(tǒng)下安裝和配王SPEC 2000程序的要點(diǎn)和使用SPEC 2000程序?qū)埿?E處理器進(jìn)行性能測(cè)試的具體流程，還包括對(duì)SPEC 2000程序運(yùn)行結(jié)果的分析。目前該方法已經(jīng)應(yīng)用，效果良好。

測(cè)試測(cè)量
2010-11-02

測(cè)試程序處理器 BSP CACHE
ChinaCache在美國(guó)成功上市

近日，ChinaCache正式宣布其已于10月1日在美國(guó)納斯達(dá)克成功上市，成為國(guó)內(nèi)第一家在海外上市的中國(guó)互聯(lián)網(wǎng)內(nèi)容及應(yīng)用傳輸服務(wù)提供商。閱讀全文信息和相關(guān)新聞：

通信技術(shù)
2010-11-02

互聯(lián)網(wǎng) 納斯達(dá)克 CACHE CHINA
基于龍芯2號(hào)處理器的SPEC 2000測(cè)試程序的分析與應(yīng)用

基于龍芯2號(hào)處理器的SPEC 2000測(cè)試程序的分析與應(yīng)用

嵌入式軟件
2010-10-31

測(cè)試程序處理器 BSP CACHE
一種帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)

一種帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)

嵌入式教程
2010-08-31

CPU 嵌入式C BSP CACHE
多核處理器設(shè)計(jì)九大要素

多核處理器設(shè)計(jì)九大要素

嵌入式教程
2010-08-05

CPU 多核處理器模型 CACHE
嵌入式編程需注意的Cache機(jī)制及其原理

1 Cache的原理 Cache即高速緩存，它的出現(xiàn)基于兩種因素：一、CPU的速度和性能提高很快，而主存速度較低且價(jià)格高；二、程序執(zhí)行的局部性特點(diǎn)。將速度較快而容量有限的SRAM構(gòu)成Cache，可以盡可能發(fā)揮CPU的高速度。

通信技術(shù)
2010-06-06

CPU 內(nèi)存嵌入式編程 CACHE
G.723.1算法在DSP上的優(yōu)化

1 引言　　G.723.1是刪組織于1996年推出的一種低碼率的語(yǔ)音編碼算法標(biāo)準(zhǔn)，也是目前該組織頒布的語(yǔ)音壓縮標(biāo)準(zhǔn)中碼率最低的一種標(biāo)準(zhǔn)。G.723.1主要用于對(duì)語(yǔ)音及其它多媒體聲音信號(hào)的壓縮，目前在一些數(shù)字音視頻傳輸、高

數(shù)字電源
2010-04-15

DSP 函數(shù) BSP CACHE
G.723.1算法在DSP上的優(yōu)化

G.723.1算法在DSP上的優(yōu)化

嵌入式教程
2010-04-15

DSP 函數(shù) BSP CACHE
用DSP優(yōu)化G.723.1算法

　本文詳緇分紹了G.723.1標(biāo)準(zhǔn)的DSP代碼優(yōu)化工作，重點(diǎn)描述了代碼優(yōu)化的方法和本課題的創(chuàng)新點(diǎn)．對(duì)于算法中的一些函數(shù)提出了獨(dú)創(chuàng)性改寫(xiě)方法。基于線性匯編的優(yōu)化以及Cache的有效利用使本課題的工作取得了顯著成果，在沒(méi)有降低音質(zhì)的情況下，實(shí)現(xiàn)了DSP的語(yǔ)音實(shí)時(shí)編解碼。

數(shù)字電源
2010-04-10

DSP 函數(shù) BSP CACHE
用DSP優(yōu)化G.723.1算法

用DSP優(yōu)化G.723.1算法

嵌入式教程
2010-04-10

DSP 函數(shù) BSP CACHE
C64x+ DSP高速緩存一致性分析與維護(hù)

高速緩存(CACHE)作為內(nèi)核和低速存儲(chǔ)器之間的橋梁，基于代碼和數(shù)據(jù)的時(shí)間和空間相關(guān)性，以塊為單位由硬件控制器自動(dòng)加載內(nèi)核所需要的代碼和數(shù)據(jù)。如果所有程序和數(shù)據(jù)的存取都由內(nèi)核完成，基于CACHE的運(yùn)行機(jī)制，內(nèi)核始終能夠得到存儲(chǔ)器中最新的數(shù)據(jù)。但是當(dāng)有其它可以更改存儲(chǔ)器內(nèi)容的部件存在時(shí)，例如不需要內(nèi)核干預(yù)的直接數(shù)據(jù)存?。―MA）引擎，就可能出現(xiàn)由于CACHE的存在而導(dǎo)致內(nèi)核或者DMA不能夠得到最新數(shù)據(jù)的現(xiàn)象，也就是CACHE一致性的問(wèn)題。

單片機(jī)
2010-01-15

DSP 代碼高速緩存 CACHE
C64x+ DSP高速緩存一致性分析與維護(hù)

高速緩存(CACHE)作為內(nèi)核和低速存儲(chǔ)器之間的橋梁，基于代碼和數(shù)據(jù)的時(shí)間和空間相關(guān)性，以塊為單位由硬件控制器自動(dòng)加載內(nèi)核所需要的代碼和數(shù)據(jù)。如果所有程序和數(shù)據(jù)的存取都由內(nèi)核完成，基于CACHE的運(yùn)行機(jī)制，內(nèi)核始終能夠得到存儲(chǔ)器中最新的數(shù)據(jù)。但是當(dāng)有其它可以更改存儲(chǔ)器內(nèi)容的部件存在時(shí)，例如不需要內(nèi)核干預(yù)的直接數(shù)據(jù)存?。―MA）引擎，就可能出現(xiàn)由于CACHE的存在而導(dǎo)致內(nèi)核或者DMA不能夠得到最新數(shù)據(jù)的現(xiàn)象，也就是CACHE一致性的問(wèn)題。

數(shù)字電源
2010-01-12

DSP 代碼高速緩存 CACHE
硬件設(shè)計(jì)竅門

成本節(jié)約現(xiàn)象一：這些拉高/拉低的電阻用多大的阻值關(guān)系不大，就選個(gè)整數(shù)5K吧點(diǎn)評(píng)：市場(chǎng)上不存在5K的阻值，最接近的是4.99K（精度1%），其次是5.1K（精度5%），其成本分別比精度為20%的4.7K高4倍和2倍。20%精度的

充電吧
2009-12-17

CPU 硬件設(shè)計(jì) BSP CACHE

首頁(yè) 上一頁(yè) 1 2 3 4 5 6 7 下一頁(yè) 尾頁(yè)

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

CACHE

藍(lán)汛聯(lián)姻星光產(chǎn)業(yè)園開(kāi)建4萬(wàn)平米云媒體數(shù)據(jù)中心

AVS解碼器在DSP平臺(tái)上的優(yōu)化

ARM核920T性能優(yōu)化之Cache

緩存和RAID如何提高IO

H.264視頻編碼器在DSP上的實(shí)現(xiàn)與優(yōu)化

H.264視頻編碼器在DSP上的實(shí)現(xiàn)與優(yōu)化

一個(gè)硬件高手的設(shè)計(jì)經(jīng)驗(yàn)分享

基于龍芯2號(hào)處理器的SPEC 2000測(cè)試程序的分析與應(yīng)用

ChinaCache在美國(guó)成功上市

基于龍芯2號(hào)處理器的SPEC 2000測(cè)試程序的分析與應(yīng)用

一種帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)

多核處理器設(shè)計(jì)九大要素

嵌入式編程需注意的Cache機(jī)制及其原理

G.723.1算法在DSP上的優(yōu)化

G.723.1算法在DSP上的優(yōu)化

用DSP優(yōu)化G.723.1算法

用DSP優(yōu)化G.723.1算法

C64x+ DSP高速緩存一致性分析與維護(hù)

C64x+ DSP高速緩存一致性分析與維護(hù)

硬件設(shè)計(jì)竅門

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻