與非門(mén)(英語(yǔ):NAND gate)是數(shù)字電路的一種基本邏輯電路。是與門(mén)和非門(mén)的疊加,有多個(gè)輸入和一個(gè)輸出。 [1] 若當(dāng)輸入均為高電平(1),則輸出為低電平(0);若輸入中至少有一個(gè)為低電平(0),則輸出為高電平(1)。
用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路稱(chēng)為門(mén)電路。常用的門(mén)電路在邏輯功能上有與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)等幾種。
CMOS看,由于制造工藝的改進(jìn),CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較,而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL。此外,幾乎所有的超大規(guī)模存儲(chǔ)器件 ,以及PLD器件都采用CMOS藝制造,且費(fèi)用較低。
用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路稱(chēng)為門(mén)電路。常用的門(mén)電路在邏輯功能上有與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)等幾種。
為增進(jìn)大家對(duì)CMOS的認(rèn)識(shí),本文將對(duì)CMOS門(mén)電路設(shè)計(jì)規(guī)則、CMOS的接口電路問(wèn)題以及CMOS輸入端的保護(hù)問(wèn)題予以介紹。
;;;; ;1.或門(mén)電路圖形符號(hào);;; 圖11-64(a)所示為過(guò)去規(guī)定的或門(mén)電路的電路圖形符號(hào),方框中用+號(hào)表示是或邏輯。圖11-64(b)所示最新規(guī)定的或門(mén)電路圖形符號(hào),注意新規(guī)定中的
TTL電路的主要性能指標(biāo)1.電路的關(guān)態(tài)-指電路的輸出管處于截止工作狀態(tài)時(shí)的電路狀態(tài),此時(shí)在電路輸出端可得到 VO=VOH,電路輸出高電平。2. 電路的開(kāi)態(tài)-指電路的輸出管處于飽和工作狀態(tài)時(shí)的電路狀態(tài),此時(shí)在輸出端可得到
內(nèi)容:1TTL擴(kuò)展門(mén)電路——用TTL與非門(mén)構(gòu)成的其它門(mén)電路 1.1非門(mén) 1.2TTL與非門(mén)擴(kuò)展的與門(mén) 1.3TTL與非門(mén)擴(kuò)展的與或非門(mén)和或非門(mén) 1.4TTL與非門(mén)擴(kuò)展的或門(mén) 1.5TTL擴(kuò)展異或門(mén) 1.6TTL輸出管集電極開(kāi)路門(mén)(OC門(mén)) 1.7TTL與非門(mén)
如圖:為二極管與門(mén)電路,Vcc = 10v,假設(shè)3v及以上代表高電平,0.7及以下代表低電平,下面根據(jù)圖中情況具體分析一下,1.Ua=Ub=0v時(shí),D1,D2正偏,兩個(gè)二極管均會(huì)導(dǎo)通,此時(shí)Uy點(diǎn)電壓即為二極管導(dǎo)通電壓,也就是D1,D2導(dǎo)