-
高性能CMOS采樣保持電路的設(shè)計(jì)
本文介紹的采樣／保持電路采用全差分結(jié)構(gòu)，并通過底板采樣技術(shù)有效的抑制電荷注入和時(shí)鐘饋通效應(yīng) 它采用高性能的增益自舉運(yùn)算放大器來減小由于有限增益和不完全建立帶來的誤差。
本文介紹的采樣／保持電路采用全差分結(jié)構(gòu)，并通過底板采樣技術(shù)有效的抑制電荷注入和時(shí)鐘饋通效應(yīng) 它采用高性能的增益自舉運(yùn)算放大器來減小由于有限增益和不完全建立帶來的誤差。
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號：京ICP證070360號 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報(bào)窗口（ 郵箱：macysun@21ic.com ）
