技術(shù)設(shè)計(jì)時(shí)，你有更好的FPGA電源排序方案嗎？

在這篇文章中，小編將為大家?guī)鞦PGA電源排序方案的相關(guān)報(bào)道。如果你對(duì)本文即將要講解的內(nèi)容存在一定興趣，不妨繼續(xù)往下閱讀哦。

沒有合適的FPGA電源排序方案？看看大佬設(shè)計(jì)的?。?/a>

哪種電源排序解決方案適合我們的實(shí)際項(xiàng)目？

問題是讓最高電壓軌先上電，然后再啟動(dòng)下一個(gè)較低電壓軌，直到所有 4 個(gè)電壓都通電。然后，需要以相反的順序關(guān)閉每個(gè)軌道。使用任何負(fù)載點(diǎn)電源架構(gòu)實(shí)施電源排序方案都是很好的設(shè)計(jì)實(shí)踐(參見圖 1)，最終幫助我解決了我的設(shè)計(jì)問題。當(dāng)系統(tǒng)的所有電壓軌突然開啟時(shí)，

單片式降壓型穩(wěn)壓器為DSP提供片內(nèi)電源排序

雖然對(duì)任何給定的DC/DC轉(zhuǎn)換器而言可以在外部對(duì)啟動(dòng)和停機(jī)情況進(jìn)行跟蹤，但是電源排序要求會(huì)因系統(tǒng)的不同而存在差異。現(xiàn)有的解決方案包括：可通過一個(gè)可編程接口或多個(gè)外部元

電源排序得以簡化

設(shè)計(jì)多軌電源時(shí)，每增加一個(gè)電源軌，挑戰(zhàn)都會(huì)成倍增加。設(shè)計(jì)師必須考慮怎樣動(dòng)態(tài)協(xié)調(diào)電源排序和定時(shí)、加電復(fù)位、故障監(jiān)視、提供恰當(dāng)?shù)捻憫?yīng)以保護(hù)系統(tǒng)等方方面面。有經(jīng)驗(yàn)的設(shè)計(jì)師都知道，隨著項(xiàng)目從原型向生產(chǎn)環(huán)境轉(zhuǎn)變，成功應(yīng)對(duì)這種動(dòng)態(tài)變化環(huán)境的關(guān)鍵是靈活性。在開發(fā)過程中，能夠最大限度減少軟硬件更改的解決方案是理想解決方案。