-
Arteris 的片上網絡瓦格化創(chuàng)新加速面向人工智能應用的半導體設計
加利福尼亞州 坎貝爾，2024年10月15日(GLOBE NEWSWIRE)- 致力于加速系統(tǒng)級芯片(SoC)創(chuàng)建的領先的系統(tǒng)IP提供商Arteris, Inc.(納斯達克股票代碼: AIP)，今日宣布其片上網絡(NoC)IP產品實現創(chuàng)新演進，使該產品具有了瓦格化(tiling)功能和擴展的網狀拓撲支持，可加快系統(tǒng)級芯片(SoC)設計中人工智能(AI)和機器學習(ML)計算的開發(fā)速度。新功能使設計團隊能夠將計算性能提升 10 倍以上，同時滿足項目進度以及功耗、性能和面積(PPA)目標。
-
Arteris 擴展 Ncore 緩存一致性互連 IP 以加速尖端電子設計
加利福尼亞州 坎貝爾 – 2024 年 3月 13 日 – Arteris, Inc.(納斯達克股票代碼：AIP)是一家領先的系統(tǒng) IP 供應商，致力于加速片上系統(tǒng)(SoC)創(chuàng)建。Arteris今天宣布立即推出最新版本 Ncore 緩存一致性片上網絡(NoC)IP。Ncore 可確保將硬件加速器低延遲集成到一個一致性域中，從而實現復雜 SoC 設計中尖端應用所需的速度和效率。與手動生成的互連解決方案相比，部署 Ncore 可以為 SoC 設計團隊的每個項目節(jié)省 50 年以上的工程工作。
-
利用搭載全域硬2D NoC的FPGA器件去完美實現智能化所需的高帶寬低延遲計算
隨著大模型、高性能計算、量化交易和自動駕駛等大數據量和低延遲計算場景不斷涌現，加速數據處理的需求日益增長，對計算器件和硬件平臺提出的要求也越來越高。發(fā)揮核心器件內部每一個計算單元的作用，以更大帶寬連接內外部存儲和周邊計算以及網絡資源，已經成為智能化技術的一個重要趨勢。這使得片上網絡(Network-on-Chip)這項已被提及多年，但工程上卻不容易實現的技術再次受到關注。
-
可視化的片上網絡（NoC）性能分析
Achronix 最新基于臺積電（TSMC）的7nm FinFET工藝的Speedster7t FPGA器件包含了革命性的新型二維片上網絡（2D NoC）。2D NoC如同在FPGA可編程邏輯結構上運行的高速公路網絡一樣，為FPGA外部高速接口和內部可編程邏輯的數據傳輸提供了超高帶寬。
-
Arteris IP FlexNoC? 和 Resilience Package 助力芯馳科技量產符合 ISO 26262 標準車規(guī)芯片
片上網絡 (NoC) 互連 IP 產品加速汽車智能座艙、中央網關、自動駕駛片上系統(tǒng) (SoC) 開發(fā)
-
片上網絡(NoC)技術的發(fā)展及其給高端FPGA帶來的優(yōu)勢
Speedster 7t FPGA上的二維片上網絡(2D NoC)支持高帶寬數據加速應用
-
賽靈思新CEO上任，新一代類FPGA產品ACAP發(fā)布
近日，FPGA領域巨頭賽靈思在高層人事上發(fā)生重大改變，Victor Peng先生成為了其歷史上的第四位CEO，賽靈思特地在北京召開了新CEO媒體見面會。本以為只是一場簡單的公告會，但沒想到賽靈思其實埋了一個重磅炸彈&mdas
