-
基于FPGA的正碼速調(diào)整的設(shè)計與實現(xiàn)
摘要：本文提出了基于FPGA正碼速調(diào)整的設(shè)計方案，采用格雷碼對地址編碼的異步FIFO設(shè)計，并利用MAXPLUSⅡ進(jìn)行編譯和仿真。結(jié)果表明，設(shè)計方法切實可行。 1 引言 在時分制數(shù)字通信系統(tǒng)中，為了擴(kuò)大傳輸容量和提高傳輸效
巧克力娃娃
摘要：本文提出了基于FPGA正碼速調(diào)整的設(shè)計方案，采用格雷碼對地址編碼的異步FIFO設(shè)計，并利用MAXPLUSⅡ進(jìn)行編譯和仿真。結(jié)果表明，設(shè)計方法切實可行。 1 引言 在時分制數(shù)字通信系統(tǒng)中，為了擴(kuò)大傳輸容量和提高傳輸效
巧克力娃娃
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號：京ICP證070360號 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報窗口（ 郵箱：macysun@21ic.com ）
