在數(shù)字集成電路設(shè)計(jì)中,時(shí)鐘門控技術(shù)是降低動(dòng)態(tài)功耗的關(guān)鍵手段。隨著芯片規(guī)模和復(fù)雜度的不斷增加,對時(shí)鐘門控技術(shù)的優(yōu)化需求也日益迫切。ODCG(Optimized Dynamic Clock Gating)和SDCG(Smart Dynamic Clock Gating)作為先進(jìn)的時(shí)鐘門控技術(shù),結(jié)合可達(dá)性分析,能夠進(jìn)一步提升時(shí)鐘門控的效果,實(shí)現(xiàn)更高效的功耗優(yōu)化。