-
高速串行總線的難點在哪里，該怎么突破？
在當前雖然在嵌入式系統(tǒng)中有許多連接元件的方法，但最主要的還是以太網、PCI Express和RapidIO這三種高速串行標準。所有這三種標準都使用相似的串行解串器(SerDes)技術，它
-
PCB技術差分走線有何優(yōu)勢
何為差分信號?通俗地說，就是驅動端發(fā)送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號的那一對
-
PCB Layout中的專業(yè)走線策略
布線(Layout)是PCB設計工程師最基本的工作技能之一。走線的好壞將直接影響到整個系統(tǒng)的性能，大多數(shù)高速的設計理論也要最終經過 Layout得以實現(xiàn)并驗證，由此可見，布線在高速PCB設計中是至關重要的。下面將針對實際布
-
pcb layout初學者如何理解差分信號
隨著半導體技術和深壓微米工藝的不斷發(fā)展,IC的開關速度目前已經從幾十M H z增加到幾百M H z,甚至達到幾GH z。在高速PCB設計中,工程師經常會碰到誤觸發(fā)、阻尼振蕩、過沖、欠沖、串擾等信號完整性問題。本文將探討它們
-
差分信號線的分析
隨著近幾年對速率的要求快速提高，新的總線協(xié)議不斷的提出更高的速率。傳統(tǒng)的總線協(xié)議已經不能夠滿足要求了。串行總線由于更好的抗干擾性，和更少的信號線，更高的速率獲得了眾多設計者的青睞。而串行總線又尤以差分
-
差分信號線的分析和LAYOUT
隨著近幾年對速率的要求快速提高，新的總線協(xié)議不斷的提出更高的速率。傳統(tǒng)的總線協(xié)議已經不能夠滿足要求了。串行總線由于更好的抗干擾性，和更少的信號線，更高的速率獲得了眾多設計者的青睞。而串行總線又尤以差分
