在差分相移鍵控(DPSK)系統(tǒng)中 ,編碼和解碼是至關(guān)重要的環(huán)節(jié) 。編碼過程是將輸入的數(shù)字信號轉(zhuǎn)換為DPSK信號 , 而解碼過程則將接收到的DPSK信號還原為數(shù)字信號 。要得到高效 、穩(wěn)定的DPSK編碼解碼系統(tǒng) , 需借助硬件加速技術(shù) 。鑒于此 ,從 DPSK調(diào)制 、解調(diào)的原理入手進行研究 ,設(shè)計并實現(xiàn)了一種基于FPGA的DPSK通信算法 。