-
SPARQ系列述評(píng)之五 —— 關(guān)于S參數(shù)(下)
三, 直接用于仿真的S參數(shù)的特性不是任何S參數(shù)文件都可以直接用于仿真軟件。 SPARQ區(qū)別于VNA的一點(diǎn)是,SPARQ測(cè)量出來(lái)的S參數(shù)可以直接用于仿真軟件。 我們知道，可直接用于仿真軟件的S參數(shù)需要具備以下特點(diǎn)：1，遵循三
-
FPGA設(shè)計(jì)需注意的方方面面
不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他的一些關(guān)鍵
-
基于PXI的高速數(shù)字化儀模塊
設(shè)計(jì)了一種基于PXI接口、雙通道12位、采樣速率250 Msps的高速數(shù)字化儀模塊，給出該系統(tǒng)的工作原理、設(shè)計(jì)思想和實(shí)現(xiàn)方案，系統(tǒng)采用雙通道A／D轉(zhuǎn)換器進(jìn)行采樣，使用高性能FPGA器件進(jìn)行通道控制、數(shù)據(jù)處理和接口設(shè)計(jì)，具有功能強(qiáng)大的前端調(diào)理電路，可以選擇匹配阻抗和耦合方式、具有增益自動(dòng)調(diào)整功能，滿足大范圍信號(hào)的測(cè)量要求。從硬件和軟件兩個(gè)方面對(duì)高速數(shù)據(jù)采集、傳輸和存儲(chǔ)的關(guān)鍵問(wèn)題進(jìn)行了深入探討。該數(shù)字化儀模塊可方便的與其他PXI儀器組成測(cè)試系統(tǒng)，實(shí)現(xiàn)對(duì)信號(hào)的高速采樣和長(zhǎng)時(shí)間記錄。
-
基于PXI的高速數(shù)字化儀模塊
設(shè)計(jì)了一種基于PXI接口、雙通道12位、采樣速率250 Msps的高速數(shù)字化儀模塊，給出該系統(tǒng)的工作原理、設(shè)計(jì)思想和實(shí)現(xiàn)方案，系統(tǒng)采用雙通道A／D轉(zhuǎn)換器進(jìn)行采樣，使用高性能FPGA器件進(jìn)行通道控制、數(shù)據(jù)處理和接口設(shè)計(jì)，具有功能強(qiáng)大的前端調(diào)理電路，可以選擇匹配阻抗和耦合方式、具有增益自動(dòng)調(diào)整功能，滿足大范圍信號(hào)的測(cè)量要求。從硬件和軟件兩個(gè)方面對(duì)高速數(shù)據(jù)采集、傳輸和存儲(chǔ)的關(guān)鍵問(wèn)題進(jìn)行了深入探討。該數(shù)字化儀模塊可方便的與其他PXI儀器組成測(cè)試系統(tǒng)，實(shí)現(xiàn)對(duì)信號(hào)的高速采樣和長(zhǎng)時(shí)間記錄。
-
討論差分信號(hào)鏈在3G和4G無(wú)線應(yīng)用中的性能和優(yōu)點(diǎn)
通信系統(tǒng)設(shè)計(jì)的主要挑戰(zhàn)之一是如何成功捕獲高保真度信號(hào)。為了避免強(qiáng)干擾效應(yīng)、信號(hào)失真和靈敏度降低，蜂窩通信系統(tǒng)必須滿足蜂窩標(biāo)準(zhǔn)的嚴(yán)格要求，比如具有高動(dòng)態(tài)范圍、高輸入線性度和低噪聲的碼分多址(CDMA)和寬帶CD
-
Multitest推出差分信號(hào)集成電路測(cè)試座
Multitest公司日前宣布，現(xiàn)已設(shè)計(jì)出適于每種半導(dǎo)體測(cè)試應(yīng)用的定制型微分測(cè)試座。為適應(yīng)預(yù)期阻抗，測(cè)試座材料選擇及探針經(jīng)過(guò)悉心優(yōu)化。?差分信號(hào)裝置的測(cè)試座必須盡可能的提供最透明互聯(lián)，以盡量降低測(cè)試系統(tǒng)和被測(cè)器
-
FPGA設(shè)計(jì)的注意事項(xiàng)
FPGA設(shè)計(jì)的注意事項(xiàng)
-
通過(guò)低電壓差分信號(hào)（LVDS）傳輸高速信號(hào)
低電壓差分信號(hào)(LVDS)非常適合時(shí)鐘分配、一點(diǎn)到多點(diǎn)之間的信號(hào)傳輸。本文描述了使用LVDS將高速信號(hào)分配到多個(gè)目的端的方法。 在一個(gè)數(shù)字系統(tǒng)中，當(dāng)各個(gè)子系統(tǒng)需要相同的參考時(shí)鐘源協(xié)同工作時(shí)，時(shí)鐘分配非常重要
-
通過(guò)低電壓差分信號(hào)（LVDS）傳輸高速信號(hào)
低電壓差分信號(hào)(LVDS)非常適合時(shí)鐘分配、一點(diǎn)到多點(diǎn)之間的信號(hào)傳輸。本文描述了使用LVDS將高速信號(hào)分配到多個(gè)目的端的方法。 在一個(gè)數(shù)字系統(tǒng)中，當(dāng)各個(gè)子系統(tǒng)需要相同的參考時(shí)鐘源協(xié)同工作時(shí)，時(shí)鐘分配非常重要
-
差分信號(hào)線的分析和LAYOUT
隨著近幾年對(duì)速率的要求快速提高，新的總線協(xié)議不斷的提出更高的速率。傳統(tǒng)的總線協(xié)議已經(jīng)不能夠滿足要求了。串行總線由于更好的抗干擾性，和更少的信號(hào)線，更高的速率獲得了眾多設(shè)計(jì)者的青睞。而串行總線又尤以差分
-
NS推出全新低電壓差分信號(hào)傳輸(LVDS )2x2交叉開關(guān)
美國(guó)國(guó)家半導(dǎo)體公司 （National Semiconductor Corporation）宣布推出一系列全新的達(dá)到汽車應(yīng)用等級(jí)的低電壓差分信號(hào)傳輸（LVDS ）2x2交叉開關(guān)， 具備高達(dá)3.125Gbps的數(shù)據(jù)率。該系列PowerWise 交叉開關(guān)的每通道功耗僅
-
自適應(yīng)均衡器在LVDS息線長(zhǎng)距離傳輸中的應(yīng)用
詳細(xì)介紹自適應(yīng)電纜均衡器CLCO12的結(jié)構(gòu)和工作原理；給出以Belden型同軸電纜和五類未屏蔽雙絞線為載體進(jìn)行實(shí)驗(yàn)的結(jié)果。
- 得捷芯聞解碼研習(xí)站第二期：傳感器賦予設(shè)備感知萬(wàn)物之力
- 泰克全棧式電源測(cè)試解決方案來(lái)襲，讓AI數(shù)據(jù)中心突破性能極限
- 學(xué)習(xí)狀態(tài)監(jiān)控CbM系統(tǒng)設(shè)計(jì)，完成測(cè)試
- 挑戰(zhàn)趣味測(cè)試，了解PI電機(jī)驅(qū)動(dòng)IC超能力
- 分享設(shè)計(jì)槽點(diǎn)，尋找華邦電子為您帶來(lái)的小確幸
- 我與貿(mào)澤不得不說(shuō)的秘密，如何讓選型和設(shè)計(jì)更輕松與愜意？
- 得捷芯聞解碼研習(xí)站第一期：探索能源采集芯片的奧義
