隨著消費類電子產(chǎn)品,尤其是手機(jī)、PDA和便攜式媒體播放器(PMP)的急劇發(fā)展,其對于終端硅供應(yīng)商的要求也大大提高。對這些供應(yīng)商來說,設(shè)計僅僅能夠適用于一到兩個多媒體編解碼器或無線標(biāo)準(zhǔn)的IC已經(jīng)遠(yuǎn)遠(yuǎn)不夠了。消
本文設(shè)計的RFID射頻讀寫器充分結(jié)合硬件、軟件優(yōu)勢,可以實現(xiàn)對IS014443A協(xié)議的Mifare one卡的讀寫,讀寫距離可達(dá)6 cm。如果合理地設(shè)計天線系統(tǒng)并進(jìn)行優(yōu)化,還可以增至9一10 cm。該讀寫器可以方便地與包括PC在內(nèi)的串口設(shè)備連接,易于針對不同的應(yīng)用對象嵌人到其他各射頻識別應(yīng)用系統(tǒng)中。由于所選控制器程序存儲單元為 Flash存儲,可重復(fù)編程,升級方便。
MAXQ1103破壞性復(fù)位診斷程序
MIPS 體系和CISC體系結(jié)構(gòu)有什么不同
參數(shù)的傳遞規(guī)則.根據(jù)參數(shù)個數(shù)是否固定,可以將子程序分為參數(shù)個數(shù)固定的子程序和參數(shù)個數(shù)可變的子程序.這兩種子程序的參數(shù)傳遞規(guī)則是不同的.1.參數(shù)個數(shù)可變的子程序參數(shù)傳遞規(guī)則對于參數(shù)個數(shù)可變的子程序,當(dāng)參數(shù)不超過
ARM中C和匯編混合編程及示例
SPARC微處理器綜合介紹
一、系統(tǒng)功能要求 電腦時鐘的任務(wù)要求為:系統(tǒng)一運行就從00點00分00秒開始計時,并在數(shù)碼管上顯示時、分、秒當(dāng)前值。 二、系統(tǒng)整體方案 1、明確任務(wù) 基本工作原理:每百分之一秒對百分之一秒寄存器的內(nèi)容加一,并
一、系統(tǒng)功能要求 電腦時鐘的任務(wù)要求為:系統(tǒng)一運行就從00點00分00秒開始計時,并在數(shù)碼管上顯示時、分、秒當(dāng)前值。 二、系統(tǒng)整體方案 1、明確任務(wù) 基本工作原理:每百分之一秒對百分之一秒寄存器的內(nèi)容加一,并
摘要:為提高信號采集系統(tǒng)采樣速度,增強(qiáng)系統(tǒng)可靠性,降低系統(tǒng)功耗,設(shè)計了一種基于TMS320VC5410和TLVl571的高速信號采 集系統(tǒng)。通過TLV1571對模擬信號進(jìn)行采樣,然后經(jīng).A/D轉(zhuǎn)換后變換為數(shù)字信號,DSP通過定時中斷
摘要:為提高信號采集系統(tǒng)采樣速度,增強(qiáng)系統(tǒng)可靠性,降低系統(tǒng)功耗,設(shè)計了一種基于TMS320VC5410和TLVl571的高速信號采 集系統(tǒng)。通過TLV1571對模擬信號進(jìn)行采樣,然后經(jīng).A/D轉(zhuǎn)換后變換為數(shù)字信號,DSP通過定時中斷
掌上多媒體設(shè)備的增長極大地改變了終端多媒體芯片供應(yīng)商對產(chǎn)品的定位需求。這些芯片提供商的IC設(shè)計目標(biāo)不再僅僅針對一兩種多媒體編解碼器。消費者希望他們的移動設(shè)備能夠利用不同的設(shè)備來播放媒體,能夠采用不同的標(biāo)
基于Xtensa可配置處理器技術(shù)的視頻加速引擎技術(shù)開發(fā)
摘 要: 太陽能光伏發(fā)電與白光LED 照明結(jié)合構(gòu)成的照明系統(tǒng)是一個最優(yōu)的環(huán)保節(jié)能照明系統(tǒng), 是今后的一個重要發(fā)展方向。在此圍繞著太陽能與市電互補(bǔ)的LED 照明控制系統(tǒng), 對其控制器的核心部件處理器進(jìn)行研究。根據(jù)系
摘 要: 太陽能光伏發(fā)電與白光LED 照明結(jié)合構(gòu)成的照明系統(tǒng)是一個最優(yōu)的環(huán)保節(jié)能照明系統(tǒng), 是今后的一個重要發(fā)展方向。在此圍繞著太陽能與市電互補(bǔ)的LED 照明控制系統(tǒng), 對其控制器的核心部件處理器進(jìn)行研究。根據(jù)系
摘要:針對在轉(zhuǎn)向控制過程中,需要得到運動對象運動的角速率與轉(zhuǎn)角,設(shè)計了基于LMS8962 ARM微處理器與CRSl0高精度數(shù)字式陀螺儀的角速率與轉(zhuǎn)角測量系統(tǒng),描述了CRSl0的功能特點及使用方法,闡述了系統(tǒng)設(shè)計的原理,并給
摘 要: 提出了一種將堆??臻g劃分為任務(wù)棧和中斷嵌套棧的設(shè)計結(jié)構(gòu),使堆??臻g最小化。采用VHDL硬件語言,在FPGA設(shè)備上模擬實現(xiàn)了具有自動檢驗功能的??臻g管理器。??臻g管理器由不同功能的邏輯模塊組成,主要闡
基于FPGA的PCIE總線擴(kuò)展卡的設(shè)計
討論了NiosⅡ軟棱的串口直接讀寫寄存器方式的編程方法,并給出了參考源代碼。它與C語言的標(biāo)準(zhǔn)輸入/輸出語句相比,可極大地縮短程序執(zhí)行時間,并使得CPU能同時處理其他事務(wù)。根據(jù)此代碼編寫了應(yīng)用測試程序,并進(jìn)行了測試。測試結(jié)果顯示串口通信運行良好,較為穩(wěn)定。
基于嵌入式NiosⅡ軟核的串口直接讀寫寄存器方式編程