采用VHDL語言設(shè)計,用CPLD控制模/數(shù)轉(zhuǎn)換電路,完成多路模擬輸入的高速同步數(shù)/模轉(zhuǎn),具有容錯和自檢能力。
嵌入式操作系統(tǒng)中的搶占式調(diào)度策略
μC/OS-II在S3C44BOX處理器上的移植
μC/OS-II在S3C44BOX處理器上的移植
介紹嵌式32位CPU在編譯器中解決64位運算的方法,并列舉一個加法運算的例子,給出可供參考的指令模板。
如何在32個處理器中編輯并且翻譯64固定的點進位計算
首次公布包含Power架構(gòu)和協(xié)處理器的多內(nèi)核芯片技術(shù)細節(jié)11月29日,IBM、索尼公司、索尼電腦娛樂公司 (索尼公司及索尼電腦娛樂公司在下文中統(tǒng)稱為索尼) 和東芝公司今天首次透露了一些代號為“Cell”的微處理器的核心理
CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
Nios在全球的嵌入式微處理器軟核具有領(lǐng)先地位
Altera發(fā)布Nios 3.0處理器軟核