-
基于CPLD的出租車計(jì)費(fèi)器系統(tǒng)的研究與設(shè)計(jì)
摘要：針對傳統(tǒng)基于單片機(jī)設(shè)計(jì)的出租車計(jì)費(fèi)器系統(tǒng)的諸多不足，提出了一種利用VHDL設(shè)計(jì)的基于CPLD的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)方案。該方案模擬了出租車的啟動、停止、暫停、換擋等功能，并用動態(tài)掃描電路顯示出租車所走的里程及其所需要的費(fèi)用。所有源程序均在QuartusII9.0下實(shí)現(xiàn)編譯、仿真，可實(shí)現(xiàn)自動計(jì)費(fèi)、自動計(jì)程及實(shí)時(shí)顯示等功能。由于使用CPLD芯片，因而具有外圍電路少、靈活、功能強(qiáng)、可靠，性高、成本低等優(yōu)點(diǎn)，可用于實(shí)際的出租車計(jì)費(fèi)系統(tǒng)。
-
基于單片機(jī)的出租車計(jì)費(fèi)器設(shè)計(jì)
出租車計(jì)費(fèi)器是出租車上必不可少的一種儀表，隨著電子技術(shù)，特別是嵌入式應(yīng)用技術(shù)的飛速發(fā)展，智能芯片越來越廣的應(yīng)用到了出租車計(jì)費(fèi)器上。這使得出租車計(jì)費(fèi)器能夠精準(zhǔn)
-
基于μPD78F0034單片機(jī)的出租車計(jì)費(fèi)器的設(shè)計(jì)與實(shí)現(xiàn)
摘要：介紹了基于μPD78F0034單片機(jī)和模塊式結(jié)構(gòu)的出租車計(jì)費(fèi)器的硬件和軟件設(shè)計(jì)方法，討論了μPD78F0034單片機(jī)的主要特點(diǎn);介紹了該單片機(jī)和PC機(jī)串行通信的硬件連接方法;同時(shí)給出了采用單、雙信號防作弊技術(shù)來防
-
基于CPLD/FPGA的出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)
1 引言隨著EDA技術(shù)的發(fā)展及大規(guī)?？删幊踢壿嬈骷﨏PLD/FPGA的出現(xiàn)，電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了巨大的變化，通過EDA技術(shù)對CPLD/FP-GA編程開發(fā)產(chǎn)品，不僅成本低、周期短、可靠性高，而且可隨時(shí)在系統(tǒng)中修改其邏輯功
-
采用μPD78F0034單片機(jī)的出租車計(jì)費(fèi)器方案設(shè)計(jì)與實(shí)現(xiàn)
摘要：介紹了基于μPD78F0034單片機(jī)和模塊式結(jié)構(gòu)的出租車計(jì)費(fèi)器的硬件和軟件設(shè)計(jì)方法，討論了μPD78F0034單片機(jī)的主要特點(diǎn)；介紹了該單片機(jī)和PC機(jī)串行通信的硬件連接方法；同時(shí)給出了采用單、雙信號防作弊技術(shù)來
-
出租車計(jì)費(fèi)方案解析
引言EDA使用戶在無需實(shí)際芯片、電路板和儀器儀表的情況下進(jìn)行電路設(shè)計(jì)和分析;采用在系統(tǒng)編程技術(shù)，在現(xiàn)場對系統(tǒng)進(jìn)行邏輯重構(gòu)和升級，實(shí)現(xiàn)硬件設(shè)計(jì)軟件化。EDA技術(shù)以可編程邏輯器件FPGA和CPLD及其開發(fā)系統(tǒng)為硬件平臺，
-
一種出租車計(jì)費(fèi)器設(shè)計(jì)方案
引言EDA使用戶在無需實(shí)際芯片、電路板和儀器儀表的情況下進(jìn)行電路設(shè)計(jì)和分析;采用在系統(tǒng)編程技術(shù)，在現(xiàn)場對系統(tǒng)進(jìn)行邏輯重構(gòu)和升級，實(shí)現(xiàn)硬件設(shè)計(jì)軟件化。EDA技術(shù)以可編程邏輯器件FPGA和CPLD及其開發(fā)系統(tǒng)為硬件平臺，
-
基于EDA層次化設(shè)計(jì)方法的出租車計(jì)費(fèi)器設(shè)計(jì)
摘要：出租車計(jì)費(fèi)器一般采用以單片機(jī)為核心的設(shè)計(jì)方法，設(shè)計(jì)不夠靈活方便。為此，在此介紹了采用EDA技術(shù)的層次化設(shè)計(jì)方法設(shè)計(jì)出租車計(jì)費(fèi)器的方法。即用VHDL編寫各個(gè)功能模塊，實(shí)現(xiàn)低層設(shè)計(jì)；用原理圖輸入方式描述各模
-
基于EDA層次化設(shè)計(jì)方法的出租車計(jì)費(fèi)器設(shè)計(jì)
摘要：出租車計(jì)費(fèi)器一般采用以單片機(jī)為核心的設(shè)計(jì)方法，設(shè)計(jì)不夠靈活方便。為此，在此介紹了采用EDA技術(shù)的層次化設(shè)計(jì)方法設(shè)計(jì)出租車計(jì)費(fèi)器的方法。即用VHDL編寫各個(gè)功能模塊，實(shí)現(xiàn)低層設(shè)計(jì)；用原理圖輸入方式描述各模
-
基于μPD78F0034單片機(jī)的出租車計(jì)費(fèi)器的設(shè)計(jì)與實(shí)現(xiàn)
摘要：介紹了基于μPD78F0034單片機(jī)和模塊式結(jié)構(gòu)的出租車計(jì)費(fèi)器的硬件和軟件設(shè)計(jì)方法，討論了μPD78F0034單片機(jī)的主要特點(diǎn)；介紹了該單片機(jī)和PC機(jī)串行通信的硬件連接方法；同時(shí)給出了采用單、雙信號防作弊技術(shù)來
-
出租車計(jì)費(fèi)器的EOA設(shè)計(jì)與實(shí)現(xiàn)
摘要：以現(xiàn)場可編程邏輯器件(FPGA)為設(shè)計(jì)載體，以硬件描述語言(VHDL)為主要表達(dá)方式，以QuartusⅡ開發(fā)軟件和GW48EDA開發(fā)系統(tǒng)為設(shè)計(jì)工具，給出了一種出租車計(jì)費(fèi)器的工作原理和軟硬件實(shí)現(xiàn)方法。同時(shí)對該出租車計(jì)費(fèi)器進(jìn)
-
基于CPLD／FPGA的出租車計(jì)費(fèi)器
隨著EDA技術(shù)的高速發(fā)展，電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了深刻的變化，大規(guī)?？删幊踢壿嬈骷﨏PLD／FPGA的出現(xiàn)，給設(shè)計(jì)人員帶來了諸多方便。利用它進(jìn)行產(chǎn)品開發(fā)，不僅成本低、周期短、可靠性高，而且具有完全的知識產(chǎn)權(quán)。本文介紹了一個(gè)以Altera公司可編程邏輯芯片EPM7128SLC84-15為控制核心、附加一定外圍電路組成的出租車計(jì)費(fèi)器系統(tǒng)。
-
基于CPLD／FPGA的出租車計(jì)費(fèi)器
隨著EDA技術(shù)的高速發(fā)展，電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了深刻的變化，大規(guī)?？删幊踢壿嬈骷﨏PLD／FPGA的出現(xiàn)，給設(shè)計(jì)人員帶來了諸多方便。利用它進(jìn)行產(chǎn)品開發(fā)，不僅成本低、周期短、可靠性高，而且具有完全的知識產(chǎn)權(quán)。本文介紹了一個(gè)以Altera公司可編程邏輯芯片EPM7128SLC84-15為控制核心、附加一定外圍電路組成的出租車計(jì)費(fèi)器系統(tǒng)。
-
基于μPD78F0034單片機(jī)的出租車計(jì)費(fèi)器的設(shè)計(jì)與實(shí)現(xiàn)
介紹了基于μPD78F0034單片機(jī)和模塊式結(jié)構(gòu)的出租車計(jì)費(fèi)器的硬件和軟件設(shè)計(jì)方法。
