-
Mentor Graphics 增加內存模型，創(chuàng)建業(yè)內首個完整的UVM SystemVerilog 驗證 IP 庫
Mentor Graphics 公司(納斯達克代碼：MENT)今日宣布，推出首個完全原生的 UVM SystemVerilog 內存驗證 IP 庫，該內存驗證 IP 庫可用于所有常用內存設備、配置和接口。目前,Mentor® 驗證 IP (Mentor VIP)可支持 6
Mentor Graphics 公司(納斯達克代碼：MENT)今日宣布，推出首個完全原生的 UVM SystemVerilog 內存驗證 IP 庫，該內存驗證 IP 庫可用于所有常用內存設備、配置和接口。目前,Mentor® 驗證 IP (Mentor VIP)可支持 6
