-
借助硬件加速仿真將 DFT 用于芯片設(shè)計
可測試性設(shè)計 (DFT) 在市場上所有的電子設(shè)計自動化 (EDA) 工具中是最不被重視的，縱然在設(shè)計階段提高芯片的可測試性將會大幅縮減高昂的測試成本，也是如此。最近的分析數(shù)據(jù)表明，在制造完成后測試芯片是否存在制造缺陷的成本已增至占制造成本的 40%，這已達到警戒水平。
可測試性設(shè)計 (DFT) 在市場上所有的電子設(shè)計自動化 (EDA) 工具中是最不被重視的，縱然在設(shè)計階段提高芯片的可測試性將會大幅縮減高昂的測試成本，也是如此。最近的分析數(shù)據(jù)表明，在制造完成后測試芯片是否存在制造缺陷的成本已增至占制造成本的 40%，這已達到警戒水平。
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號：京ICP證070360號 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報窗口（ 郵箱：macysun@21ic.com ）
