-
借助硬件加速仿真將 DFT 用于芯片設(shè)計(jì)
可測(cè)試性設(shè)計(jì) (DFT) 在市場(chǎng)上所有的電子設(shè)計(jì)自動(dòng)化 (EDA) 工具中是最不被重視的，縱然在設(shè)計(jì)階段提高芯片的可測(cè)試性將會(huì)大幅縮減高昂的測(cè)試成本，也是如此。最近的分析數(shù)據(jù)表明，在制造完成后測(cè)試芯片是否存在制造缺陷的成本已增至占制造成本的 40%，這已達(dá)到警戒水平。
可測(cè)試性設(shè)計(jì) (DFT) 在市場(chǎng)上所有的電子設(shè)計(jì)自動(dòng)化 (EDA) 工具中是最不被重視的，縱然在設(shè)計(jì)階段提高芯片的可測(cè)試性將會(huì)大幅縮減高昂的測(cè)試成本，也是如此。最近的分析數(shù)據(jù)表明，在制造完成后測(cè)試芯片是否存在制造缺陷的成本已增至占制造成本的 40%，這已達(dá)到警戒水平。
本站介紹 | 申請(qǐng)友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠(chéng)聘英才
ICP許可證號(hào)：京ICP證070360號(hào) 21ic電子網(wǎng) 2000- 版權(quán)所有 用戶舉報(bào)窗口（ 郵箱：macysun@21ic.com ）
