一個(gè)二進(jìn)制函數(shù)的輸出，可以用其輸人函數(shù)的最小項(xiàng)之和來(lái)實(shí)現(xiàn)。因此，任一函數(shù)的輸出就可以用圖1所 示的積或兩級(jí)邏輯電路來(lái)實(shí)現(xiàn)。這種方法同樣適用于多輸出的情況，而每個(gè)輸出是由其自己的積項(xiàng)和來(lái)形 成，如圖2所示為多輸出積或兩級(jí)邏輯電路。

圖1 積或兩級(jí)邏輯電路

圖2 多輸出積或兩級(jí)邏輯電路

在圖2中，每個(gè)積項(xiàng)分別由一個(gè)與門(mén)來(lái)實(shí)現(xiàn)，但同一個(gè)積項(xiàng)又可為多個(gè)輸出項(xiàng)共享。囚此，對(duì)一個(gè)具有 多輸人和多輸出的邏輯電路，可用一個(gè)與陣列和一個(gè)或陣列來(lái)實(shí)現(xiàn)，如圖3所示。輸人變量I1，…，In作 為與陣列的輸人，而與陣列的輸出則為掘個(gè)積項(xiàng)F1,……，F(xiàn)m。每一條輸出線(xiàn)代表一個(gè)積項(xiàng)，故將這些輸 出線(xiàn)稱(chēng)為積項(xiàng)線(xiàn)。積項(xiàng)線(xiàn)又作為或陣列的輸人，或陣列的輸出即為各輸出函數(shù)P1,…，Pi。

圖4（a）給出了圖2所示的具有3輸人和3輸出的組合邏輯電路應(yīng)用正邏輯規(guī)則時(shí)，用NM0S電路實(shí)現(xiàn)的具 體電路結(jié)構(gòu)。

當(dāng)采用正邏輯規(guī)則時(shí)，由圖4（a）看出，與陣列和或陣列都是用“或非門(mén)”來(lái)實(shí)現(xiàn)的，即

圖3 多輸人z多輸出邏輯電路

圖4 用NM0S電路實(shí)現(xiàn)邏輯電路

應(yīng)當(dāng)指出的是，當(dāng)采用正邏輯規(guī)則時(shí)，若積項(xiàng)為F1＝I1I2I3時(shí)，則在陣列中并不是將輸入變量I1和I3的 原變量，I2的反變量在積線(xiàn)交叉點(diǎn)處用NM0S晶體管連接起來(lái)，而是各取其輸人變量的反變量，即I1，I2和 I3的輸入與積項(xiàng)線(xiàn)交叉點(diǎn)由NM0S晶體管連通。

當(dāng)采用負(fù)邏輯規(guī)則時(shí)，因上述的陣列結(jié)構(gòu)變?yōu)椤芭c非”邏輯關(guān)系，則與陣列應(yīng)為

即各積項(xiàng)和與陣列中的輸入變量完全對(duì)應(yīng)，而不必取其反變量，此時(shí)的陣列結(jié)構(gòu)如圖4（b）所示。

可以看出，一個(gè)兩級(jí)與－或電路，可采用一個(gè)等效的兩級(jí)與非邏輯電路實(shí)現(xiàn)。由于MOS技術(shù)中采用或非門(mén) 具有設(shè)計(jì)容易和性能好的優(yōu)點(diǎn)，故上述的與陣列和或陣列都是用或非門(mén)實(shí)現(xiàn)的。上例中的與陣列為6×4陣 列結(jié)構(gòu)，而或陣列為4×3結(jié)構(gòu)，但由于采用正、負(fù)邏輯規(guī)則的不同，內(nèi)部結(jié)構(gòu)也不相同。

圖5 輸出與輸入交集之間的關(guān)系

要使陣列中的輸出與輸入變量發(fā)生聯(lián)系，只要在相關(guān)的輸出和輸人相交處接一個(gè)MOS場(chǎng)效應(yīng)管，該管的柵 極接到輸人線(xiàn)上，雨漏極接到輸出線(xiàn)，源極接地，如圖5（ a）所示；若采用雙極型晶體管時(shí)，則晶體管 的基極接到輸入線(xiàn)上，發(fā)射極通過(guò)熔絲接到輸出線(xiàn)上，集電極接電源Vcc如圖5（b）所示。

歡迎轉(zhuǎn)載，信息來(lái)源維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）