圖2.16描繪了一個(gè)理想邏輯器件管芯引線連接的四引腳雙列直插式封裝器件。包含一個(gè)發(fā)送電路和一個(gè)電路。發(fā)送電路是推拉輸出電路，而事實(shí)上任何構(gòu)造的電路在高速情況下都同樣會(huì)出現(xiàn)這一問題。

假定輸出驅(qū)動(dòng)器的開關(guān)B剛剛關(guān)閉，負(fù)載電容C對(duì)地放電。隨著電容的下降，它積累的電荷向地，在接地回路上形成一個(gè)大的電流浪涌，圖中標(biāo)為：I放電。

隨著放電電流建立然后衰減，這一電流變化通過接地引腳的電感起作用，在器件外的系統(tǒng)地平面與封裝內(nèi)的地之間感應(yīng)產(chǎn)生了一個(gè)電壓VGND。這個(gè)電壓的值等于：

由于輸出轉(zhuǎn)換而引起的內(nèi)部參考地電位漂移稱為“地彈”

與滿幅值的輸出電壓相比，地彈電壓VGND通常很小。它不會(huì)嚴(yán)重地削弱發(fā)送信號(hào)，但嚴(yán)重干擾了接收。

再來考慮同一管芯內(nèi)的接收器電路部分。接收器把輸入電壓VM與它本地的內(nèi)部參考地進(jìn)行差分比較。這個(gè)差分運(yùn)算在圖2.16中可以看成連接到VIN的正輸入減去連接內(nèi)部地的負(fù)輸入。因?yàn)閮?nèi)部的地?cái)y帶了VGND噪聲脈沖，從輸入電路看到的實(shí)際電壓差等于：

因?yàn)檩斎腚娐穼?duì)它的正和負(fù)輸入之間的差值做出了響應(yīng)，它無法知道噪聲脈沖VGND是被加到負(fù)輸入，還是從正輸入減去。換句話說，從輸入電路看來，VGND脈沖就像是直接疊加在輸入信號(hào)上的噪聲。

如果同一芯片上到N個(gè)容性負(fù)載相應(yīng)的N路輸出同時(shí)轉(zhuǎn)換，會(huì)得到N倍的地電流，于是脈沖VGND的增大也接近N倍。

地彈電壓與經(jīng)過地線引腳的電流變化率成正比。當(dāng)驅(qū)動(dòng)容性負(fù)載的時(shí)候，我們期望變化率看起來像電壓的二階導(dǎo)數(shù)一樣。參考圖2.14，電壓的二階導(dǎo)數(shù)是一個(gè)雙峰波形，首先向上隆起，然后向下凹陷。