1 AD7892的特點及功能
AD7892是美國ANALOG DEVICE公司生產的具有采樣保持功能的逐次逼近式12位高速ADC，根據輸入模擬信號范圍的不同可分為AD7892－1，AD7892－2， AD7892－3三種類型。其中，AD7892－1輸入信號范圍為±10V或者±5V(可設置)，AD7892－2輸入信號范圍為0～＋2.5V，這兩種的采樣轉換速率均為500kSPS，AD7892－3的輸入信號范圍為±2.5V，采樣轉換速率為600kSPS，AD7892－1和AD7892－3的輸入信號過壓保護電壓分別為±17V和±7V。
AD7892模數轉換器具有如下特點：
●單電源工作(＋5V)；
●內含采樣保持放大器；
●具有高速串、并行接口。
AD7892的內部框圖如圖1所示，它內含模擬信號換算電路、采樣保持電路、A/D轉換的基準電源(＋2.5V)、時鐘電路、12位逐次逼近式ADC 電路和控制電路，轉換的結果可以并行輸出，也可以串行輸出，非常容易和微處理器或DSP(數字信號處理器)接口。AD7892共有兩種封裝，一種是24腳雙列直插式DIP封裝，另一種為貼面式SOIC封裝，AD7892的引腳排列如圖2所示。各引腳的功能說明如表1所列。
2 工作時序和轉換后的二進制代碼
下面以－40℃～＋85℃的工業(yè)品(即A、B類)為例進行介紹，－55℃～＋125℃(即C類)的某些參數略有區(qū)別。
2.1 并行輸出時序
當MODE腳接高電平時，AD7892為并行輸出方式，其時序如圖3所示。CONVST信號t1應大于35ns，在上升沿，采樣保持器進入保持狀態(tài)，并開始A/D轉換，轉換時間tCONV為1.47μs(AD7892－3)或1.6μs(AD7892－1，AD7892－2)，轉換結束后EOC腳輸出t2≥60ns的負脈沖以進行中斷或數據鎖存，并在EOC下降沿開始下次采樣，也是轉換一結束就開始下次采樣，采樣時間tACQ要大于等于200ns(AD7892－3)或400ns(AD7892－1，AD7892－2)，當轉換結束后(EOC的下降沿)，只要CS和RD有效，經過t6=40ns的時間，即可在DB0～DB11上獲得轉換后的12位數據，CS和一般片選相同，可一直有效，外加RD的時間t5亦應大于35ns。下次采樣和本次的輸出可同時進行，所以最小的一次采樣轉換輸出時間對于AD7892－3 來說為1.47＋0.2=1.67μs(600kSPS)，而對于AD7892－1和AD7892－2來說為1.6＋0.4=2μs(即 500kSPS)，圖3中t9≥200ns,t7≈5ns，t3、t4、t8可為零(此時t9=tACQ)。
2.2 串行輸出時序
當MODE腳為低時，為串行方式，時序如圖4所示。采用這種方式可和工業(yè)標準的微處理器、控制器和DSP等相連。其轉換啟動信號CONVST、結束信號EOC、片選CS和圖3相同，數據的讀出應在EOC的下降沿到下次采樣前，即CONVST上升前的200ns(AD7892－3)或400ns(AD7892－1，－2)之間進行。EOC的下降沿可產生中斷或產生RFS信號，在讀出期間RFS應保持低電平，否則數據線為三態(tài)，SCLK一般由接收數據者提供，進行同步輸出輸入的最高頻率是20MHz(高、低電平最小時間為25ns)，每一個 SCLK的上升沿延時一段時間后(最小5ns，最大25ns)，在數據線上輸出一位，共輸出16位數據，前四位是0，后12位是轉換后的有效數據，高位在前，DB0是最后一位，16位數據輸出后由RFS或第17個SCLK的上升沿(哪個在前，哪個起作用)使輸出變?yōu)楦咦钁B(tài)，讀出數據最少需要16個脈沖，假設SCLK的最高頻率為20MHz，則讀出時間最少要800ns，在加上采樣和轉換時間，對于AD7892－3來說最高速度為400kSPS，對于 AD7892－1和－2來說最高速度為357kSPS。
2.3 轉換后的二進制代碼
由于三種類型的模擬輸入范圍不同，因而其轉換輸出的二進制代碼也不同，表2所列為AD7892－1和AD7892－3的輸入輸出代碼、表3所列為AD7892－2的代碼。
對于AD7892－1和AD7892－3，FSR為滿度范圍，如輸入為±10V，則FSR=20V，輸入為±5V，FSR=10V，輸入為±2.5V， FSR=5V。模擬信號從－FSR/2→GND→＋FSR/2變化，輸出則從100…000→111…111→000…000→011…111變化。而對于AD7892－2，在輸入從0→＋2.5V變化時，輸出則從全0→全1。
3 AD7892在CCD圖像采集中的應用
圖5所示為AD7892用于CCD圖像采集系統(tǒng)的電路圖。目的是把CCD讀出的模擬信號(單極性)轉換為12位數字信號，以便微機能夠進行處理，該電路采用的是AD7892AN－1的并行輸出模式，其速度設計為400kSPS。
在此應用中，將IN2接到IN1，其輸入范圍為±5V，CCD產生的輸出信號經調理電路進行處理后其輸出電壓范圍為－5V～0V，故輸出D11～D0為100…000～111…111，即從2048→4095，在D11反相后，鎖存器鎖存的數據為000…000→011…111，即從0→2047。在微機發(fā)出CONVST信號啟動轉換的同時，把上次轉換的結果的低八位取走，然后取走高四位。
下載文檔
